CIRCUITOS INTEGRADOS NA PRATICA

Introduo ________________________________ Pgina 01

Sistemas de numerao ____________________ Pgina 02
Nvel lgico _______________________________ Pgina 02
Operaes lgicas _________________________ Pgina 02
Famlias lgicas ___________________________ Pgina 05
Famlia TTL _______________________________ Pgina 05
Famlia CMOS _____________________________ Pgina 09
Interface TTL/CMOS e CMOS/TTL _____________ Pgina 10
Portas lgicas e Circuitos Combinacionais _____ Pgina 10
Portas lgicas da famlia TTL ________________ Pgina 10
Portas lgicas da famlia CMOS ______________ Pgina 13
Disparadores SCHMITT _____________________ Pgina 17
Circuitos seqenciais FLIP-FLOPs ___________ Pgina 19
Multivibradores ____________________________ Pgina 24
Contadores digitais ________________________ Pgina 27
Registradores de deslocamento ______________ Pgina 32
Decodificadores ___________________________ Pgina 36
Memrias _________________________________ Pgina 38
Conversores D/A e A/D ____________________ Pgina 40
Para ir rapidamente para uma pgina selecione o campo com o N. da pgina, digite o N. da pgina e d
ENTER.

Introduo

O que um CI? Um CI(Circuito Integrado) um chip de silcio no qual esto gravados os

condutores e componentes, como transistores, diodos, resistores, capacitores, etc. formando
um circuito eletrnico com determinada funo. Possui terminais para montar na placa do
projeto. Aqui vamos estudar os CIs Lgicos.
Um pouco da histria. J no projeto dos primeiros computadores nos anos 30, perceberam
que isso somente seria possvel dividindo o projeto global em blocos lgicos com determinada
funo. Naquela poca isso se fazia com vlvulas, depois, nos anos 50 com o desenvolvimento
de semicondutores, os blocos lgicos fundidos em resina, e ai veio a era dos cartes, ambos
construdos com componentes discretos, como transistores, diodos, etc. A grande revoluo
veio nos anos 70 com os programas espaciais, precisando de blocos lgicos com menor peso
possvel. Foi desenvolvida a tecnologia de Circuitos Integrados onde os componentes fazem
parte integrante do chip.
O que uma funo lgica? Se entende como funo lgica quando os nveis lgicos
aplicados a(s) entrada(s) de um dispositivo lgico (porta lgica) resultam em alterao do nvel
lgico da sada de acordo com a funo predeterminada pelo tipo de porta lgica. Funes
lgicas podem ser construdas no somente com componentes eletrnicos e circuitos
integrados mas tambm com outros sistemas como comandos de reles, contatores, sistemas
pneumticos, hidrulicos e at mecnicos. Um exemplo simples de funo lgica de sistema
mecnica com uma balana de dois pratos. Vamos chamar um dos pratos de ENTRADA e o
outro de SADA, se foramos o prato de ENTRADA para baixo ele vai estar no nvel lgico ,
como o prato de SADA subiu, ento ele se encontra no nvel lgico 1. Suspendendo o prato de
ENTRADA ele vai estar no nvel lgico 1 e consequentemente a SADA estar no nvel lgico .
Como se v, a SADA sempre esta em nvel lgico inversa a da ENTRADA. Chamamos isso de
funo lgica NOT ou inversor. Com um pouco de conhecimento mecnico podemos construir
portas lgicas mecnicas com qualquer funo lgica.
 A grande diferena entre o circuito integrado e outros sistemas no esta na funo e sim
no seu tamanho e principalmente a velocidade de comutao.

Sistemas de numerao

O sistema de base 10 todo mundo conhece, afinal usamos para os clculos do dia-a-dia porm
nada impedi de usarmos sistemas de numerao de qualquer base de nmero inteiro e maior,
que 1.
Os sistemas principais usados com CIs lgicos so:
SISTEMA BASE ALGARISMOS
Binrio ou BCD 2 0e1
Decimal 10 0,1, 2, 3, 4, 5, 6, 7, 8 e 9
Hexadecimal 16 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F
Decimal Binrio BCD Hexadecimal
0 0000 0
1 0001 1
2 0010 2
3 0011 3
4 0100 4
5 0101 5
6 0110 6
7 0111 7
8 1000 8
9 1001 9
10 1010 A
11 1011 B
12 1100 C
13 1101 D
14 1110 E
15 1111 F
Como se v, um nmero BCD de 4 bits s pode contar de 0 at 15. Para ns isso suficiente,
pois os contadores usuais s tem no mximo essa capacidade. Quando se precisa contar mais,
usa-se vrios contadores em cascata.

Nvel lgico

A sada de um circuito lgico pode ter vrios nveis lgicos.

- 1 ( ou HI, ou VERDADEIRO, ou ON, etc. )
- ( ou LO, ou FALSO, ou OFF, etc. )
- Alta impedncia ou TRI-STATE
P/Ex. Um circuito alimentado com 5 Volts se a sada est com +5 Volts, ento est com nvel
lgico 1, porm se a sada esta com 0 Volt ento est com nvel .
Lgica positiva : Com 5 Volts = Estado lgico 1 e com 0 Volts estado lgica
Lgica negativa em contrrio raramente usado

Operaes lgicas

Um CI pode ter vrios circuitos chamados de Portas - em ingls GATE, que trabalham
independente um do outro. A alimentao dos CIs contnua ou seja assim, que a placa est
energizada todos os CIs so alimentados. Geralmente no se prev a alimentao dos CIs no
projeto do esquema, s no projeto da placa.
Operao NO - em ingls NOT
Funo inversor ou seja se a Entrada A esta com nvel 1 a sada Y fica com e vice-
versa.
Tabela de verdade para NOT Smbolo para NOT
A Y
1
1
 Operao E - em ingls AND
A operao AND definida da seguinte maneira: A sada igual a 1 somente se todas as
entradas forem iguais a 1. As entradas so A e B e a sada Y. Uma porta AND pode ter at 8
entradas.
Tabela de verdade para AND Smbolo para AND
A B Y

1
1
1 1 1

Operao OU - em ingls OR
A operao OU definida da seguinte forma: A sada igual a 1 se uma ou mais entradas forem
iguais a 1. As entradas so A e B e a sada Y. Isso equivalente a dizer que a sada ser igual a
somente se todas as entradas forem iguais a .
Tabela de verdade para OR Smbolo para OR
A B Y

1 1
1 1
1 1 1

As operao AND, OR e NOT so as operaes bsicas e todas as demais delas derivam.

Pode construir qualquer circuito lgico somente com eles.

Operao NO-E - em ingls NAND

A operao NAND o inverso da AND. Assim a sada Y ser igual a somente se, todas
as entradas forem iguais a 1.

Tabela de verdade para NAND Smbolo para NAND

A B Y
1
1 1
1 1
1 1

A porta NAND chamada tambm de Bloco Lgico Universal, pois podem ser realizadas
as trs funes bsicas com eles, isso significa que qualquer circuito lgico pode ser
construdo usando apenas este tipo de porta.

Funo NOT a partir de porta NAND

Funo AND a partir de portas NAND

Funo OR a partir de portas NAND

 Operao NO-OU - em ingls NOR
A operao NOR o inverso da OR. Assim a sada Y ser igual a 1 somente se todas as
entradas forem iguais a .

Tabela de verdade para NOR Smbolo para NOR

A B Y
1
1
1
1 1

A porta NOR tambm chamada de Bloco Lgico Universal, pois podem ser realizadas as
trs funes bsicas com ele, isso significa que qualquer circuito lgico pode ser construdo
usando apenas este tipo de porta.

Funo NOT a partir de porta NOR

Funo AND a partir de portas NOR

Funo OR a partir de portas NOR

Operao - OR Exclusivo - em ingls EXCLUSIVE-OR ou EXOR

Importante funo lgica com duas entradas, que encontra grande aplicao pratica em
circuitos digitais, como por exemplo somadores e geradores de paridade.
A sada Y ser igual a 1 somente se as variveis de entrada forem diferentes.

Tabela de verdade para EXOR Smbolo para EXOR

A B Y

1 1
1 1
1 1

Operao NOR Exclusivo - em ingls EXCLUSIVE-NOR ou EXNOR

Importante funo lgica com duas entradas, a chamada funo coincidncia.
Esta funo o inverso da funo EXOR e a sua sada Y ser a 1 somente se as variveis da
entrada forem iguais.
Tabela de verdade para EXNOR Smbolo para EXNOR
A B Y
1
1
1
1 1 1
 Famlias lgicas

Entre as diferentes famlias lgicas, s h dois tipos que nos interessam: TTL e CMOS.
Embora as duas faam a mesma coisa, a diferena entre elas grande.

A famlia TTL:
A srie 74xx de uso Geral - Faixa de temperatura de 0C ate +70 C.
A srie 54xx de uso militar - Faixa de temperatura de -55C ate +125 C.

A famlia CMOS
A srie 54C/74C correspondem diretamente aos seus homnimos da serie 54/74 TTL
O tipo 54C opera na faixa de temperatura de 55C a +125C, enquanto a srie 74C opera na faixa
de temperatura de 40C a +85C.
A srie 4000 A (Standard) opera na faixa de temperatura de 55C a +125C
A srie 4000 B (Buffered) opera na faixa de temperatura de 55C a +125C

Comparao entre TTL e CMOS.

Os CIs TTL operam a partir de Vcc 5 0,25V que deve ser bem regulada e consomem uma
potncia relativamente elevada da ordem de 10 mW por porta lgica. Apresentam altas
velocidades de comutao, com um atraso de apenas 10 ns por porta.
J os CIs CMOS podem operar com tenses de alimentao Vcc entre 3V e 15V (srie
4000B at 18V) e tem um baixssimo consumo da ordem de apenas 10 nW por porta, por isso
indicado especialmente para circuitos alimentados com pilhas. O atraso da propagao depende
da alimentao, mas de vrias dezenas de ns por porta.
No que diz a respeito de imunidade de rudo, os CIs TTL tem margem de rudo garantido
de 0,4 V, enquanto para CMOS esta margem bem maior, tipicamente 45% de Vcc; assim os
circuitos integrados CMOS se prestam a aplicaes em ambientes com alto nvel de rudo
eltrico.

FAN-OUT
TTL: Numa aplicao pratica, a sada de uma porta estar ligada s entradas das diversas
outras envolvendo uma srie de correntes. No estado lgico de uma porta TTL capaz de
drenar 16 mA do circuito a ela ligado, ao passo que uma entrada no estado lgico fornece uma
corrente de no mximo 1,6 mA. Conclumos que uma sada capaz de absorver a corrente
fornecida por at 10 entradas e dizemos, que o FAN-OUT do CI 10 no estado lgico . No
estado lgico 1 uma sada fornece no mximo 400 A, enquanto uma entrada drena no mximo
40 A . Novamente, a sada capaz de fornecer corrente de at 10 entradas e assim dizemos que
o FAN-OUT igual a 10 no estado lgico 1.
CMOS:
Para o CMOS o FAN-OUT essencialmente infinito e o fator, que limita o nmero de
entradas que pode ser ligado a uma sada a velocidade da comutao, j que durante a
comutao as entradas fornecem uma corrente bem maior, porm para pequenos projetos uma
sada pode ser ligada a centenas de entradas sem se preocupar com isso.

O valor FAN-OUT s valido, quando a sada est ligada as entradas do CIs da mesma
famlia. Para conectar Cis a outras famlias deve verificar os dados tcnicos da fabricante dos
CIs.

Famlia TTL

A grande maioria dos circuitos integrados TTL pertence s sries 54 e 74, introduzidos
originalmente pela Texas Instruments e hoje so um padro da indstria, fornecidas por
diversos fabricantes.
A srie 54 de uso militar e opera na faixa de temperatura de 55C a +125C, com uma
tenso de alimentao de 5 0,5V.
A srie 74 de uso geral, operando na faixa de temperatura de 0C a +70C, com
alimentao de 5 0,25V.
H centenas de funes disponveis nas sries 54/74, abrangendo portas, flip-flops,
decodificadores, contadores, etc.
Alm da srie 54/74, que a mais importante e que possui maior nmero de funes
disponveis, existem algumas outras sries como a 4000MTL da Motorola e a 8200 da Signetics.
 Parmetros de comutao
A tenso de sada no estado lgico 0,4 V
A tenso de sada no estado lgico 1 2,4 V

A tenso de entrada que o circuito interpreta como nvel lgico 0,8 V.

A tenso de entrada que o circuito interpreta como nvel lgico 1 2,0 V

Nas tenses intermedirias a sada no muda o nvel lgico,

P/ex.: Se a tenso na entrada sobe ultrapassando o limite de 0,8 V, a sada no muda at
que a tenso na entrada ultrapasse 2,0 V. Por outro lado caso a tenso na entrada esta caindo a
sada s vai mudar o estado quando a tenso na entrada fica abaixo de 0,8 V.
A transio de um nvel para outro deve ser mais rpido possvel, pois em um instante os
transistores da porta conduzem ao mesmo tempo, o que provoca piques de corrente elevada,
podendo criar problemas na tenso de alimentao.

Correntes envolvidas

Corrente na entrada de nvel de 1,6 mA

Corrente na entrada de nvel 1 de 40 A
Corrente na sada de nvel de Mximo 16 mA
Corrente na sada de nvel 1 de Mximo 400 A

Atraso na propagao
A tenso de sada de uma porta nunca responde instantaneamente s variaes da
entrada.
O atraso de propagao um fator que limita a aplicao de um CI, porque se a entrada
varia de modo excessivamente rpido, a sada simplesmente no consegue acompanhar as
variaes da entrada e o funcionamento torna-se errtico. A famlia TTL uma das mais velozes
existentes. O atraso na propagao de apenas 10 ns.

Tipos de Circuitos Integrados TTL

Foram desenvolvidas vrios verses da srie 54/74, todas compatveis entre si, de modo a obter
caractersticas melhores em um ou outro ponto.
- 54/74 Standard
- 54L/74L LOW POWER baixa potncia
- 54H/74H HIGH SPEED alta velocidade
- 54S/74S SCHOTTKY
- 54LS/744LS LOW POWER SCHOTTKY

PARMETRO 74L 74LS 74 74H 74S

Atraso de propagao, ns 33 10 10 6 3
Dissipao de potncia / GATE mW 1 2 10 22 20

A verso standard a de mais baixo custo e a que possui maior variedade de funes
disponveis.
A verso LOW POWER, indicada pela letra L no nome do CI (p/ex. 74L00) apresenta o mais
baixo consumo de potncia, s custas de uma reduo na velocidade. Esta verso indicada
nas aplicaes onde o baixo consumo seja o fator mais importante e a velocidade requerida no
seja muito alta.
A verso HIGH SPEED, indicada pela letra H no nome do CI apresenta uma velocidade
maior com um consumo bem mais elevado. Hoje praticamente em desuso esto sendo
substitudos pela verso S.
A verso SCHOTTKY a mais veloz de todas. Os CIs desta verso tem um S em seu nome
e indicada nas aplicaes, que requerem altas velocidades de comutao.
A verso LOW POWER SCHOTTKY, indicada pelas letras LS no nome do CI (P/ex. 74LS00)
a mais recente de todas e oferece a mesma velocidade da verso standard com um consumo
bem menor.
Todas as cinco verses da srie 54/74 so compatveis entre si, entretanto preciso
considerar as caractersticas de cada uma para determinar o nmero mximo de entradas de
uma verso que podem ser ligadas sada de outra.

FAN-OUT 74L 74 74LS 74H 74S

Estado 22 10 22 10 10
Estado 1 20 10 20 10 20
 Quando os FAN-OUTs nos estados lgicos 1 e so diferentes, devemos guiar-nos pelo
menor valor.

A tabela a seguir informa todas as combinaes possveis.

Sada
N. 74L 74 74LS 74H 74S
mximo 74L 20 40 40 50 100
de 74 2 10 5 12 12
entradas 74LS 10 20 20 25 50
74H 2 8 4 10 10
74S 2 8 4 10 10

Pela tabela, temos, por exemplo, que uma sada 74 capaz de alimentar 40 entradas 74L,
ou 10 entradas 74, ou 20 entradas LS, etc.
Quando ligamos entradas de diferentes verses a uma sada, devemos computar as
correntes e verificar se a capacidade da sada no ultrapassada. Um modo simples de fazer
isto considerar a carga que uma entrada representa para a sada que alimenta.
Por exemplo: Uma sada LS pode alimentar 40 entradas L, logo cada entrada L representa
1/40 = 0,025 unidades de carga para esta sada. Fazendo a calculo para todas as combinaes
possveis e multiplicando os valores por 100 chegamos a tabela abaixo.

Sada
74L 74LS 74 74H 74S
ENTRADA 74L 5 2,,5 2,5 2 1
Cargas 74LS 10 5 5 4 2
normalizadas 74 40 20 10 8 8
74H 50 25 12,5 10 10
74S 50 25 12,5 10 10

Agora para verificar se a sada capaz de fornecer corrente para todas as entradas a ela
conectadas, basta somar as cargas normalizadas. O valor total no pode ultrapassar 100.
Por exemplo: Pretendemos conectar a uma sada 74: 4 entradas 74L + 2 entradas 74LS + 2
entradas 74 + 2 entradas 74H, assim:
Sada Entrada Carga
normalizada
4 x 74L 4 x 2,5 = 10
2 x 74LS 2 x 5 = 10
7400 2 x 74 2 x 10 = 20
2 x 74H 2 x 12,5 = 25
TOTAL 65 - Aceitvel

Outro exemplo: Pretendemos conectar a uma sada 74LS: 3 entradas 74L + 3 entradas
74LS + 3 entradas 74 + 1 entrada 74S.
Sada Entrada Carga
normalizada
3 x 74L 3 x 2,5 = 7,5
3 x 74LS 3 x 5 = 15
74LS 3 x 74 3 x 20 = 60
1 x 74S 25
TOTAL 107,5 - Inaceitvel

O que fazer se a capacidade da sada for ultrapassada? Isso fcil, basta conectar a sada
tambm a uma porta no inversor e na sada desse ter capacidade adicional.
 Sada OPEN-COLETOR
Nas portas OPEN-COLETOR, a sada que o coletor do transistor de sada no est
conectada internamente. Isso est sendo feito externamente com um resistor externo ligado a
Vcc, chamado de resistor PULL-UP. As sadas de vrias portas OPEN-COLETOR podem ser
ligadas juntas. Somente um resistor PULL-UP para todas as sadas ligados juntas. Este tipo de
ligao conhecido como WIRE-END, pois se qualquer das sadas ligadas no ponto Y for para
o resultado ser igual a . O valor do resistor PULL-UP de no mnimo 500 R e Max. 2K7. A
desvantagem da sada OPEN-COLETOR a menor velocidade de comutao, por isso no presta
para aplicaes que requeiram grandes velocidades de comutao.
Exemplo de sada OPEN-COLETOR:

Sada TOTEM-POLE
As portas com sada TOTEM-POLE apresentam uma velocidade de comutao elevada,
porm as sadas de varias portas nunca devem ser ligados ao mesmo ponto.
A mesma funo acima usando 4 portas 7400

Sada TRI-STATE
As portas TRI-STATE possuem alm das entradas e a sada mais um conexo chamada
ENEBLE que tem a funo de habilitar a sada e ativa no estado lgico ou seja o circuito est
habilitado quando EN = . Quando EN = 1 a sada vai para o estado da alta impedncia e
essencialmente transparente para o restante do circuito a que esta ligada. Deste comportamento
vem o nome TRI-STATE. Uma sada deste tipo apresenta trs estados:
- o estado lgico
- o estado lgico 1
- o estado de alta impedncia, no qual a sada esta essencialmente desconectada do
restante do circuito.
Os CIs com sada TRI-STATE se prestam principalmente a aplicaes nas quais diversos
subsistemas compartilham um conjunto de linhas, que se denomina BUS. claro que apenas
uma porta ou perifrico estaria habilitado de cada vez para assumir o controle de BUS DE
DADOS. Para no ter confuso, um sistema chamado WATCH-DOG cuida, com que o BUS seja
acessado apenas por um usurio de cada vez.
Os CIs com sada TRI-STATE apresentam velocidade de comutao comparvel aos com
sada TOTEM-POLE.
Capacitores de desacoplamento
Conforme j vimos anteriormente, durante a comutao da sada h um instante em que
os dois transistores de sada esto conduzindo ao mesmo tempo, acarretando um pico na
corrente de alimentao. Isto representa um rudo que pode se propagar pelas linhas de
alimentao e causar problemas em outras partes do circuito. Para evitar que isto ocorra,
recomenda-se a colocao de capacitores de disco cermico com valor de 10 nF a 100 nF entre
Vcc e terra do mesmo CI, assim distribudos:
- um capacitor para cada quatro CIs, contendo exclusivamente portas;
- um capacitor para cada dois CIs MSI (contadores, decodificadores, etc.)
- um capacitor para cada CI, situado a mais de 7,5 cm do mais prximo capacitor de
desacoplamento.
Ateno: no vale somar as capacitncias necessrias e concentr-las em um nico capacitor,
pois o que importa neste caso no tanto o valor da capacitncia mas a maneira como ela esta
distribuda dentro da placa.
 Entradas no usadas

Embora uma entrada aberta represente um nvel lgico 1 para TTL, nunca se deve deixar
abertas as entradas no usadas de um CI, porque isto torna o circuito mais suscetvel a rudos.
Entradas no usadas devem ser conectadas a um nvel lgico definido. Essas conexes devem
ser previstas no clculo de FAN-OUT.
Em ordem de preferncia so estas as solues recomendadas para portas AND ou
NAND:
a) conectar as entradas no usadas a entradas usadas da mesma porta.
b) Conectar as entradas no usadas Vcc atravs de um resistor, at 25 entradas podem
ser ligadas a um mesmo resistor. No se recomenda a ligao direta a Vcc porque
podem ocorrer transientes na fonte que danificam o CI.
Para portas OR ou NOR as entradas no utilizadas devem ser aterradas.

Famlia CMOS

Os elementos bsicos dos circuitos integrados CMOS so transistores de efeito de campo

do tipo MOSFET de canal N e canal P.
Vamos analisar alguns parmetros, conforme fornecidos pelo manual do fabricante.
a) Corrente de fuga de entrada - A entrada de um circuito integrado CMOS praticamente
um circuito aberto. A corrente situa-se em torno de 10 pA.
b) Tenso de sada A tenso de sada no estado lgico , tipicamente igual a 0 V.
Para o estado lgico 1 tipicamente igual a Vdd.
c) Correntes de sada Quando a sada est ligada a uma entrada CMOS, nenhuma
corrente estar envolvida. No entanto se a sada estiver ligada a algum outro tipo de
circuito, ser necessrio considerar a capacidade que ela possui de drenar ou fornecer
corrente. A sada CMOS pode drenar 0,4 mA no estado baixo e fornecer 0,5 mA no
estado alto. A melhor maneira ligar a sada a base de um transistor atravs de um
resistor de 20 a 50K.
d) Consumo de potncia A corrente consumida muito baixa, no chega a 1 A.
Entretanto quando as entradas variam, a sada da porta muda o estado e durante a
comutao h um perodo no qual os transistores conduzem ao mesmo tempo,
aumentando a corrente e a dissipao de potncia. Assim quanto mais rpido variam
as entradas, tanto maior ser o consumo. Mesmo com frequencias de vrios MHz, o
consumo muito baixo no chega a 5 mW o que faz dele o CI ideal para circuitos
alimentados com pilhas.
e) Atraso de propagao A velocidade de comutao dos CIs CMOS inferior a dos
CIs TTL. A tabela mostrada abaixo indica que o CI mais veloz quando operado com
maior tenso de alimentao.

Atraso Tpico Mximo Tenso Vdd

ns 35 95 5V
ns 25 45 10 V

f) Imunidade ao rudo Os CIs CMOS apresentam excelente imunidade a rudos. A

margem de rudo garantida de 30% da tenso de alimentao e a tpica de 45%. Esta
grande imunidade ao rudo torna os circuitos integrados CMOS indicados para
aplicaes em ambientes com alto nvel de rudo eltrico, como o caso de ambientes
industriais.
g) Fonte de alimentao Os circuitos integrados CMOS podem operar com tenses de
alimentao de 3 a 15 V ou 3 a 18 V, e seu consumo extremamente baixo. Assim a
fonte de alimentao pode ser mais simples ou ento simplesmente com pilhas.
h) Entradas no usadas Absolutamente essencial que todas as entradas no utilizadas
sejam ligadas a um ponto com nvel lgico definido, pode ser uma entrada usada da
mesma porta ou uma sada ou Vdd ou Terra. Uma entrada flutuante aumentar muito a
corrente consumida pelo CI, podendo a chegar a danificar o integrado.
i) Eletricidade Esttica As entradas de um CI CMOS so essencialmente circuitos
abertos. O acmulo de cargas eltricas na regio do GATE podem dar origem a um
campo eltrico muito grande, causando a perfurao do dieltrico e a destruio do CI.
Em geral as entradas contm circuitos de proteo internos, mesmo assim
recomendvel de evitar, que cargas estticas cheguem aos seus pinos p/ex. usar
pulseira aterrada.
 Interface TTL/CMOS e CMOS/TTL
Quando CIs da famlia TTL e CMOS necessitam ser interligados, deve considerar as
peculiaridades de cada caso. Se todo circuito alimentado com 5V, qualquer CI TTL poder ser
usado para alimentar a entrada CMOS. No estado lgico , a sada TTL apresentar 0,4V, que
o circuito CMOS entender como nvel . No entanto para o nvel lgico 1 , a sada TTL
apresentar uma tenso tpica de cerca de 3,3V enquanto o CMOS requer uma tenso 3,5V na
entrada para caracterizar o nvel lgico 1 . Torna-se necessrio adicionar um resistor de PULL-
UP externo entre a sada TTL e Vcc, de modo a aumentar a tenso de sada. O valor
recomendado para este resistor de 22K. Pode ocorrer que os circuitos CMOS sejam
alimentados com uma tenso maior que 5V, p/ex. 10V. Neste caso o CI TTL que os alimenta deve
ser do tipo BUFFER OPEN-COLLETOR (74066, 7407) , com um resistor de PULL-UP externo de
valor conveniente conectado a tenso mais elevada.
Finalmente, quando um CI CMOS alimenta uma entrada TTL, devemos considerar as
correntes envolvidas. Uma entrada TTL normal fornece uma corrente de 1,6 mA, logo a sada
CMOS no capaz de absorver a corrente requerida. Para interface com TTL normal, h
BUFFRS-CMOS (4049, 4050) com maior capacidade de absoro de corrente.

Portas lgicas e Circuitos Combinacionais

De maneira bastante ampla, os CIs digitais podem ser classificados em combinacionais e
seqenciais.
Circuitos combinacionais so aqueles nos quais a sada depende apenas do estado
presente das entradas portas lgicas.
Circuitos seqenciais so aqueles nos quais a sada depende no s do estado presente
das entradas, mas tambm de seus estados anteriores portas lgicas e FLIP FLOPS.

Portas lgicas da famlia TTL

Aqui sero apresentadas alguns tipos de portas desta srie. Os parmetros indicados para
cada porta referem-se de verso normal ou standard e so valores tpicos fornecidos pelos
manuais.
7400 QUAD 2 INPUT NAND GATE Este CI contm 4 portas NAND de duas entradas.
Atrasos: t pd = 10ns Consumo: I cc = 12 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7401 QUAD 2 INPUT NAND GATE (SADA OPEN-COLETOR) Este CI contm 4 portas
NAND de duas entradas com a sada em coletor aberto. necessria a conexo de um resistor
PULL-UP entre a sada e Vcc.
Atrasos: t PHL= 8ns t PLH = 35ns Consumo: I cc = 8mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 7402 QUAD 2 INPUT NOR GATE . Este CI contm 4 portas NOR de duas entradas.
Atrasos: t pd = 10ns Consumo: I cc = 12 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7404 HEX INVERTER Este CI contm 6 inversores lgicos

Atrasos: t pd = 10ns Consumo: I cc = 12 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7406 HEX BUFFER (DRIVER) INVERTER Sada OPEN-COLETOR at 15V. Este CI

contm 6 BUFFERS (isoladores) ou DRIVERS inversores. Denomina-se BUFFER ou DRIVER ao
circuito porque possui caractersticas de suportar tenses e fornecer ou drenar correntes mais
elevadas que os CIs normais da srie. Estes circuitos so utilizados principalmente em
interfaces. As sadas so em coletor aberto e o resistor externo pode estar ligado a uma tenso
de at 15V. Uma sada no estado baixo capaz de drenar at 40mA contra os 16mA dos CIs
normais. importante destacar que o pino 14 Deve estar ligado ao Vcc = 5V, como qualquer
outro CI da famlia TTL.
t PHL= 10ns t PLH = 15ns Consumo: I cc = 30mA/CI I OL = 40mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 7407 HEX BUFFER (DRIVER) NO-INVERTER Sada OPEN-COLETOR at 15V. Este CI
contm 6 BUFFERS (isoladores) ou DRIVERS no-inversores. O BUFFER no inversor no
realiza uma funo lgica propriamente dita, uma vez que a sada assume o mesmo estado que a
entrada. Sua funo apenas compatibilizar nveis lgicos, pois as sadas em coletor aberto
podem ser ligadas atravs de um resistor externo s tenses de at 15V. Estes circuitos so
utilizados principalmente em interfaces. O pino 14 deve estar ligado ao Vcc = 5V, como qualquer
outro CI da famlia TTL.
t PHL= 20ns t PLH = 6ns Consumo: I cc = 25mA/CI I OL = 40mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
7408 QUAD 2 INPUT AND GATE Este CI contm 4 portas AND de duas entradas.
Atrasos: t pd = 15ns Consumo: I cc = 15 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7410 TRIPLE 3 INPUT NAND GATE Este CI contm 3 portas NAND de 3 entradas.
Atrasos: t pd = 9ns Consumo: I cc = 6 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7420 DUAL 4 INPUT NAND GATE Este CI contm 2 portas NAND de 4 entradas.
Atrasos: t pd = 10ns Consumo: I cc = 4 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 7430 8 INPUT NAND GATE Este CI contm uma porta NAND de 8 entradas.
Atrasos: t pd = 10ns Consumo: I cc = 2 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7432 QUAD 2 INPUT OR GATE Este CI contm 4 portas OR de 2 entradas.

Atrasos: t pd = 12ns Consumo: I cc = 19 mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Portas lgicas da famlia CMOS

Aqui sero apresentadas algumas portas lgicas da srie 40xx CMOS, acompanhadas de
uma breve descrio. Os parmetros indicados so valores tpicos fornecidos pelos manuais. O
manual deve ser consultado para funes adicionais aqui no includas.
Velocidade e consumo dependem da tenso de alimentao. Os valores apresentados se
referem a alimentao de 5 Volts (entre parentes 10 Volts) e a uma freqncia de comutao de 1
MHz.
4001 QUAD 2 INPUT NOR GATE Este CI contm 4 portas NOR de 2 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,4 (0,8) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
4002 DUAL 4 INPUT NOR GATE Este CI contm 2 portas NOR de 4 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,4 (0,8) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4011 QUAD 2 INPUT NAND GATE Este CI contm 4 portas NAND de 2 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,4 (0,8) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4012 DUAL 4 INPUT NAND GATE Este CI contm 2 portas NAND de 4 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,4 (0,8) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4023 TRIPLE 3 INPUT NAND GATE Este CI contm 3 portas NAND de 3 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 0,6 (1,2) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 4025 TRIPLE 3 INPUT NOR GATE Este CI contm 3 portas NOR de 3 entradas.
Atrasos: t pd = 60ns (25ns) Consumo: I cc = 1,2 (2,4) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4041 QUAD TTL BUFFER Este CI contm 4 BUFFERS, que possuem sadas inversoras
(pinos 2, 5, 9, e 12) e sadas no inversoras (pinos 1, 4, 8 e 11), os pinos 3, 6, 10 e 13 so
entradas. Quando utilizada com uma alimentao de 5 Volts, as sadas so compatveis com
TTL. As sadas no inversoras podem drenar at 3,2 mA ( 2 entradas TTL) e as inversoras at 1,6
mA (uma entrada TTL)
Atrasos: t pd = 75ns (45ns) Consumo: I cc = 1,6 (3,2) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4049 HEX INVERTER BUFFER / TTL DRIVER Este CI contm 6 BUFFERS inversores. A
tenso de alimentao no pino 1 determina as tenses das sadas, mas tenses de entrada at
15 Volts podem ser aplicadas entrada, independentemente da tenso do pino 1.
Se a tenso no pino 1 de 5V, a sada compatvel com TTL e pode drenar at 3,2 mA,
portanto este CI especialmente indicado para interface entre TTL e CMOS, sendo que a entrada
de CMOS pode ser aplicada uma tenso diferente de 5V, e mesmo assim a sada ser sempre
compatvel com TTL.
Atrasos: t pd = 35ns (25ns) Consumo: I cc = 0,8 (1,6) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 4050 HEX NO INVERTER BUFFER / TTL DRIVER Este CI contm 6 BUFFERS no
inversores. A tenso de alimentao no pino 1 determina as tenses das sadas, mas tenses
de entrada at 15 Volts podem ser aplicadas entrada, independentemente da tenso do pino 1.
Se a tenso no pino 1 de 5V, a sada compatvel com TTL e pode drenar at 3,2 mA,
portanto este CI especialmente indicado para interface entre TTL e CMOS, sendo que a entrada
de CMOS pode ser aplicada uma tenso diferente de 5V, e mesmo assim a sada ser sempre
compatvel com TTL.
Atrasos: t pd = 60ns (30ns) Consumo: I cc = 0,8 (1,6) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4068 8 INPUT NAND GATE Este CI contm uma porta NAND de 8 entradas.
Atrasos: t pd = 325ns (130ns) Consumo: I cc = 0,5 (1,0) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4069 HEX INVERTER Este CI contm 6 inversores lgicos.

Atrasos: t pd = 50ns (25ns) Consumo: I cc = 0,5 (1,0) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 4071 QUAD 2 INPUT OR GATE Este CI contm 4 portas OR de 2 entradas.
Atrasos: t pd = 190ns (80ns) Consumo: I cc = 0,5 (1,0) mA/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4081 QUAD 2 INPUT AND GATE Este CI contm 4 portas AND de 2 entradas.
Atrasos: t pd = 150ns (70ns) Consumo: I cc = 0,5 (1,0) Ma/CI

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

DISPARADORES SCHMITT

Um circuito de grande aplicao prtica o chamado disparador SCHMITT (SCHMITT

TRIGGER). O disparador SCHMITT utilizado como restaurador de formas de onda retangulares.
Uma onda retangular-deformada ou senoidal aplicada a entrada resultar em uma forma de onda
perfeitamente retangular na sada de um disparador SCHMITT.
Num circuito digital as entradas devem possuir tempos de subida e descida curtos. Caso
contrrio, o circuito pode tornar-se instvel, devido aos transistores internos do CI ficarem
muito tempo na regio ativa, e elementos que respondam a transies do sinal de entrada
(EDGE SENSITIVE) podem deixar de operar. A realimentao positiva existente no disparador
SCHMITT permite converter as variaes lentas na entrada em transies rpidas na sada.
Assim o disparador SCHMITT indicado para interface entre sinais de variao lenta e circuitos
lgicos.

Disparador SCHMITT construdo com portas lgicas TTL.

O sinal de entrada deve se originar de uma sada TTL ou de baixa impedncia.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 Disparador SCHMITT construdo com uma porta lgica CMOS

A impedncia da entrada est limitada pelo valor RI.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Uma soluo mais conveniente na maioria dos casos utilizar os disparadores SCHMITT
j disponveis na forma de circuitos integrados.

7413 TTL - DUAL 4 INPUT NAND SCHMITT Este CI contm 2 portas NAND SCHMITT
de 4 entradas. O atraso de propagao tpico de 30ns. Pode ser usado como uma porta NAND
comum.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7414 TTL - HEX INVERTER SCHMITT Este CI contm 6 portas INVERSORAS SCHMITT.
O atraso de propagao tpico de 17ns. Pode ser usado como uma porta inversora comum.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4093 CMOS - QUAD 2 INPUT NAND SCHMITT Este CI contm 4 portas NAND
SCHMITT de 2 entradas. O atraso de propagao tpico de 300ns para Vcc=5V e 150ns para
Vcc=10V. Pode ser usado como uma porta NAND comum.
 Portas lgicas e Circuitos seqenciais FLIP-FLOPs
Circuitos seqenciais so aqueles nos quais a sada depende no s do estado presente
das entradas, mas tambm de seus estados anteriores portas lgicos e FLIP FLOPS.

FLIP FLOPS da famlia TTL.

O FLIP-FLOP ou multivibrador biestvel um circuito que possui apenas dois estados
estveis, podendo permanecer indefinidamente em qualquer delas. As entradas S e R so
denominadas SET e RESET, respectivamente.

Tabela de verdade para FLIP-FLOP R S

R S Q n+1 Q n+1 Observao

1 1 No permitido
1 1 Ressetado
1 1 Setado
1 1 Qn Qn No muda

FLIP-FLOP construdo com portas NAND, tambm conhecido com o nome de R-S NAND
LATCH. Admitindo, que inicialmente a sada Q esteja em e a sada Q em 1 , ou seja, que o
FLIP-FLOP esteja ressetado. Suponhamos tambm que as entradas S e R estejam em 1 . O
FLIP-FLOP se encontra num estado estvel e a sada Q = fora a sada Q para 1 . Se nesta
situao a entrada S for para com R = 1 , a sada Q ir para 1 e a sada Q para e o FLIP-
FLOP estar setado. Mesmo que a entrada S volte para 1 , o FLIP-FLOP continuar setado,
pois Q = fora Q = 1. Com o FLIP-FLOP setado ( Q = 1 , Q = ), se a entrada R for para ,
sendo S = 1, Q ir para 1 e Q para o FLIP-FLOP ser ressetado e se manter assim,
mesmo que R volte para 1.

Caso R e S fiquem simultaneamente em , Q e Q ficaro em 1 contrariando a

definio de Q e Q como sadas complementares e assim a combinao R=S= no
permitida

Os LATCHES possuem uma aplicao importante em circuitos de DEBOUNCING (ou

eliminao de rebote). Quando usamos uma chave para gerar um sinal de controle para um
circuito lgico, pode ocorrer a gerao de sinais esprios no momento de abertura ou
fechamento de seus contatos. Usamos, neste caso, um LATCH para limpar o sinal, aproveitando
o fato de que o circuito mudar de estado com a primeira transio de sua entrada e no
responder s variaes subsequentes.

Os FLIP-FLOPS comercializados em forma de circuitos integrados possuem entradas

adicionais, como, Clock (CLK), Clear (CLR), PRESET (PR) E podem ser de tipo POSITIVE EDGE-
TRIGGERED isso quando o gatilhamento ocorre na transio de para 1 e NEGATIVE EDGE-
TRIGGERED gatilhado pela transio negativa do CLOCK. Alm de tipo RS existem ainda os JK,
D, e T. As entradas assncronos de CLEAR e PRESET devem ser mantidas em um nvel lgico
definido. Estas entradas so sempre no estado , de modo que se no forem usadas comum
conect-las a Vcc atravs de um resistor.

FLIP-FLOPs da famlia TTL

Freqncia mxima do CLOCK para FLIP-FLOPs TTL
f max 74L 74 74LS 74H 74S
(MHz) 3 35 45 50 125
 7473 DUAL JK FLIP-FLOP WITH CLEAR
Contm dois FLIP-FLOPs JK sensveis ao nvel do CLOCK (LEVEL TRIGGERED) com
entrada de CLEAR assncrono.
f max = 20 MHz Icc = 20 mA/CI

Na tabela: x = condio irrelevante - __ = pulso positivo na entrada do CLOCK

Tabela de verdade para 7473
CLR CLK J K Qn+1 Qn+1
x x x 1
__
1 Qn Qn
__
1 1 1
__
1 1 1
__
1 1 1 Qn Qn
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7474 DUAL D TYPE POSITIVE-EDGE TRIGGERED FLIP-FLOP WITH PRESET AND CLEAR
Contm dois FLIP-FLOPs do tipo D, gatilhados na transio positiva do CLOCK e com
entradas de CLEAR e PRESET assncronos. f max = 25 MHz Icc = 17 mA/CI

__
Na tabela: x = condio irrelevante - = pulso positivo na entrada do CLOCK - = transio positiva do CLOCK
Tabela de verdade para 7474
CLR PR D CLK Qn+1 Qn+1 Observao
x x 1 1 no permitida
1 x x 1
1 x x 1
1 1 1
1 1 1 1

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 7475 QUAD D-TYPE LATCH
Este CI contm quatro LATCHES do tipo D que so controlados aos pares pelas linhas
ENEBLE. Observe que os diversos FLIP-FLOPs deste CI no se prestam a uma aplicao onde
se quer apenas uma mudana de estado a cada pulso de CLOCK. Ligando os 4 estgios em
cascata, ou seja a sada de um na entrada do outro, os quatro mudariam de estado quando o
ENEBLE estivesse em 1 . Atraso = 24ns Icc = 32 mA/CI

Na tabela: x = condio irrelevante

Tabela de verdade para 7475
EN D Qn+1 Qn+1
x Qn Qn
1 1
1 1 1

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

7476 DUAL JK FLIP-FLOP WITH PRESET AND CLEAR

Contm dois FLIP-FLOPs JK sensveis ao nvel do CLOCK com entradas de CLEAR e
PRESET assncrono. As entradas J e K devem manter-se estveis durante o pulso do CLOCK. As
entradas CLR e PR nunca devem ficar ativas ao mesmo tempo.
f max = 20 MHz Icc = 20 mA/CI
 Na tabela: x = condio irrelevante - __ = pulso positivo na entrada do CLOCK
Tabela de verdade para 7476
CLR PR J K CLK Qn+1 Qn+1 Observao
x x x 1 1 No permitido
1 x x x 1
1 x x x 1
__
1 1 Qn Qn
__
1 1 1 1 1
__
1 1 1
__
1 1 1 1 Qn Qn

74174 HEX D TYPE FLIP-FLOP WITH CLEAR

Contm 6 FLIP-FLOPs tipo D gatilhados na transio positiva do CLOCK, com uma
entrada CLEAR assncrono, comum a todos os FLIP-FLOPs. Atraso = 23ns; f max = 35 MHz; Icc
= 45 mA/CI

Na tabela: x = condio irrelevante - = transio positiva do CLOCK

Tabela de verdade para 74174
CLR D CLK Qn+1
x x
1
1 1 1
1 x Qn

FLIP-FLOPs da famlia CMOS.

Ao contrario dos FFs TTL as entradas assncronas so ativas no estado lgico 1
(ACTIVE HIGH) e para operao normal devem ser mantidas em .
Escolhemos dois tipos para apresentao.
4013 DUAL D TYPE FLIP-FLOP WITH RESET AND CLEAR
Contem dois FLIP-FLOPs D gatilhados na transio positiva do CLOCK, com entradas de
CLEAR e PRESET assncrono.

Na tabela: x = condio irrelevante -

= transio positiva do CLOCK
Tabela de verdade para 4013
PR CLR D CLK Qn+1 Qn+1 Observao
1
1 1
1 x x 1
1 x x 1
1 1 x x 1 1 no permitida
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

4027 Contm dois FLIP-FLOPs JK gatilhados na transio positiva do CLOCK, com

entradas de CLEAR e PRESET assncrono.

Na tabela: x = condio irrelevante - = transio positiva do CLOCK

Tabela de verdade para 4027
CLR PR J K CLK Qn+1 Qn+1 Observao
Qn Qn
1 1
1 1
1 Qn Qn
X
1 x x 1
X
1 x x 1
X
1 1 x x 1 1 No permitido
MULTIVIBRADORES

Multivibrador Biestvel. Os FLIP-FLOPs so multivibradores biestveis, j que os

mesmos apresentam dois estados estveis, podendo ficar por tempo indeterminado em um
deles.

Multivibrador Astvel um circuito que no possui estados estveis, ou seja, oscila de um

estado para outro sem parar, produzindo um sinal peridico com a freqncia determinada pelos
componentes do circuito.

Admitindo que a sada de G2 esteja em 1. A sada de G1 estar em e o capacitor C

carrega-se atravs de R. Quando a tenso sobre C atinge o limiar que G2 entende como nvel 1
(cerca 50% de Vcc), a sada de G2 vai para e a sada de G1 para 1. Como a tenso no
capacitor no pode alterar-se instantaneamente, a entrada de G2 recebe um acrscimo de valor
Vcc, realimentando ainda mais a mudana de estado de G2. Agora o capacitor se carrega no
sentido contrrio e, quando a tenso na entrada de G2 volta para 50% de Vcc, a sada de G1 vai
para , a variao de -V/c realimentada para a entrada de G2 e o processo se repete
periodicamente.
O tempo do ciclo aproximadamente T= 2,2 x R x C e a freqncia f = 1 / 2,2 x R x C .

Os CIs CMOS possuem diodos de proteo na entrada, estes diodos de proteo podem
atrapalhar o funcionamento do oscilador. Por isso recomendvel o uso de um resistor de
isolao Ri como ilustra a figura abaixo. O valor do Ri deve ser no mnimo 10 vezes maior, que
R. O calculo da freqncia continua o mesmo. O circuito pode ser usado para gerao de alguns
dezenas de Hz at centenas de KHz. O valor de C no deve ser inferior a 50 pF e R pode variar
de desde de alguns K at alguns M. Se usamos no lugar do R um potencimetro, teremos um
oscilador com a freqncia regulvel. Este circuito fornece uma sada que permanece 50% do
perodo no estado e 50% no estado 1, assim dizemos que o DUTY-CICLE do oscilador 50%.

Oscilador CMOS com controle externo, neste circuito se a linha de controle EN est em 1,
a sada permanece em 1, quando EN vai para a oscilao se inicia.
 Quando se requer uma grande estabilidade de freqncia, a soluo mais comum o uso
de um oscilador cristal, chamado de XTAL. Num oscilador XTAL construda com inversores
CMOS, a porta lgica se comporta como amplificador linear atravs de um elo de realimentao
positiva conseguindo a oscilao. Existe uma variedade muito grande de projetos de
osciladores XTAL com portas TTL/CMOS. Abaixo um apresentao.
Neste circuito, G1 atua como amplificador e G2 como Isolador ou BUFFER. A freqncia
determinada pelo valor nominal do XTAL e capacitor varivel permite pequenos ajustes da
ordem de 1KHz por MHz. O elo de realimentao, que inclui o cristal se chama como rede IP.

CI 555 Este CI encontra extensa aplicao pratica, tambm conhecido como TIMER, que
pode ser usado como multivibrador, gerador de ondas quadradas, gerador de pulsos, etc.

Astvel com o CI 555. Para compreender o funcionamento admitindo que inicialmente, C

esteja descarregado, a sada estar em 1 e o transistor de descarga estar cortado. C se carrega
atravs de R1 e R2 e quando a tenso sobre ele atinge 2/3 de Vcc o comparador-1 seta o FLIP-
FLOP de controle.Em conseqncia, o transistor de descarga conduz e a sada passa para o
estado lgico . C se descarrega atravs de R2 e do transistor e, quando sua tenso atinge o
valor 1/3 de Vcc, o comparador-2 resseta o FLIP-FLOP de controle. A sada vai para o estado 1
novamente, repetindo o ciclo. O valor mximo para R1+R2 de 3,3 M e o valor mnimo para R1
ou R2 de 1K, o que permite uma faixa de freqncia de ajuste da ordem 3300:1 em potencial.
O valor mnimo do capacitor de 1nF e a freqncia mxima 1MHz, o melhor desempenho
porm para frequncias menores que 300KHz. O tempo em que a sada permanece em 1
sempre maior que o tempo em que ela permanece em , pois o capacitor se carrega por R1 e R2
e descarrega apenas atravs de R2. Assim, o DUTY-CYCLE sempre maior que 50%. No entanto,
se R2 for muito maior que R1, p/ex. R2=1M e R1=1K, teremos na sada uma onda quadrada
quase perfeita. Portanto o DUTY-CYCLE deste circuito pode variar de 50 a 99,9% atravs de
seleo de resistores R1 e R2. O capacitor de desacoplamento Cx opcional.
 Para obter um DUTY-CYCLE menor que 50%, Precisa modificar um pouco o circuito, de
modo que C se carrega atravs de uma resistncia menor que a da descarga. No circuito abaixo
o fluxo da carga direcionada pelos diodos a maneira que a carga se faz atravs de R1 apenas e
a descarga atravs de R2 apenas, permitindo assim obter qualquer DUTY-CYCLE entre 0 e 100%.

Multivibradores Monoestveis. O multivibrador monoestvel um circuito que possui

apenas um estado estvel. Aplicando um sinal de controle, a sada vai para o estado instvel, e
permanece nele por um intervalo de tempo determinado pelos componentes do circuito, e
retorna ao estado estvel, onde permanece ate a aplicao de um novo pulso de gatilhamento.

Monoestvel com 555 Neste circuito, a sada esta normalmente em e o transistor de

descarga interno esta conduzindo, mantendo C descarregado. Aplicando um pulso de gatilho de
nvel no pino 2, o transistor de descarga pra de conduzir e a sada vai para o nvel 1. O
capacitor C se carrega atravs de R at que sua tenso alcance 2/3 de Vcc. Quando isso ocorre,
o transistor de descarga conduz, descarregando rapidamente o capacitor. Ao mesmo tempo, a
sada volta para o nvel e nele permanece at a ocorrncia de um novo pulso . Neste circuito
a durao do pulso de disparo deve ser menor, que a durao do pulso de sada, j que este
circuito de um monoestvel no redisparvel (NON-RETRIGGERABLE) A ideal que a durao
do pulso de disparo seja menor que da durao do pulso de sada.

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 Monoestvel redisparvel (RETRIGGERABLE). Neste circuito, se ocorre um novo pulso de
disparo antes de decorrido o intervalo de 1,1xRxC desde a aplicao do pulso anterior, o
capacitor C se descarrega rapidamente atravs de Tr1; quando o pulso de disparo volta para o
nvel 1, o capacitor C comea novamente a carregar-se e a sada continua em 1 por um novo
intervalo 1,1xRxC, no mnimo. Uma aplicao importante de detectar um pulso ausente em um
trem de pulsos.

Existem monoestveis na forma de CI, Como o TTL 74121 no redisparvel e o 74122

redisparvel , tambm de CMOS 4098, que pode ser implementada como redisparvel ou no
redisparvel.
Contadores digitais
Um contador binrio um circuito capaz de conter o nmero de pulsos que recebe em sua
entrada. So classificados:
- contadores assncronos - so aqueles nos quais o CLOCK aplicado ao primeiro
estgio , sendo que os estgios seguintes utilizam como CLOCK a sada do estgio
anterior. Chamados tambm como RIPPLE COUNTERS;
- contadores sncronos - so aqueles nos quais o CLOCK aplicado simultaneamente a
todos os estgios.
Os contadores assncronos so mais simples de que os sncronos, porm estes podem
trabalhar com frequencias mais elevadas.
Modo de contagem pode ser progressiva (UP COUNTERS) ou regressiva (DOWN
COUNTERS).
7490 DECADE COUNTER (divisor por 10)
Este CI contm quatro FFs interconectados de modo a formar um divisor por dois e um
divisor por cinco. Os FFs so gatilhados na transio negativa do CLOCK. Os dois divisores
podem ser usados independentemente, mas o RESET comum. Se uma ou duas entradas R
so colocadas em 1, o contador ressetado para ; se uma ou as duas entradas R9 so
colocadas em 1, o contador pressetado para 11.
H trs modos de operao:
1) quando utilizado como contador BCD, a entrada B deve ser externamente conectada a
sada QA e o CLOCK aplicado a entrada A.
2) quando utilizado como divisor por 10 simtrico, a sada QD deve ser externamente
conectada a entrada A e o CLOCK aplicado a entrada B. A sada QA fornecer uma
onda quadrada com 1/10 da freqncia do CLOCK.
3) quando utilizado como um divisor por 2 e um divisor por 5 independentes, no se
requer nenhuma conexo externa. FF A o divisor por 2 e os FFs B, C, e D formam o
divisor por 5, cujo CLOCK a entrada B.
 7492 DIVIDE-BY-12-COUNTER
Este CI contm quatro FFs interconectados de modo a formar um divisor por dois e um divisor
por seis, que podem ser usados independentemente. Os FFs so gatilhados na transio
negativa do CLOCK Se uma ou ambas as entradas R so colocadas em 1, o contador
ressetado para . Para operao normal as entradas R(1) e R(2) devem permanecer no
estado . A freqncia mxima do CLOCK de 18 MHz.

H trs modos de operao:

1) se a sada QA for externamente conectada a entrada B teremos um contador na
seqncia , 1........... 111; o CLOCK deve ser aplicado a entrada A.
2) se a sada QD for conectada externamente entrada A , teremos um divisor por 12 com
uma sada simtrica em QA ; o CLOCK deve ser aplicado entrada B.
3) se nenhuma ligao externa for feita, teremos um divisor por 2 e um divisor por 6
independentes, cujos CLOCKs so as entradas A e B, respectivamente.

7493 4-BIT BYNARY COUNTER

Este CI contem 4 FLIP-FLOPs conectados de modo a formar um divisor por 2 e um divisor
por 8, que podem ser usados independentemente. Os FFs so gatilhados na transio negativa
do CLOCK. Se uma ou ambas as entradas R so colocadas em 1, o contador ressetado para
. Para operao normal as entradas R(1) e R(2) devem permanecer no estado . A
freqncia mxima do CLOCK de 18 MHz.
H dois modos de operao:
1) se a sada QA for externamente conectada a entrada B teremos um contador na
seqncia , 1........... 1111 e teremos nas sadas QA, QB, QC e QD divises por 2,
4, 8, 16, respectivamente. O CLOCK deve ser aplicado a entrada A.
2) se nenhuma ligao externa for feita, teremos um divisor por 2 e um divisor por 8
independentes, cujos CLOCKs so as entradas A e B, respectivamente.
 74161 BINARY (div. por 16) COUNTER

Este CI um contador binrio sncrono de 4 bits, gatilhados na transio positiva do

CLOCK. . Para operao normal as entradas EN/P, EN/T, LOAD e CLR devem permanecer no
estado 1. Se uma ou ambas as entradas EN so colocadas em , o contador no avanar. UM
nvel na entrada CLR provoca o RESET assncrono do contador. Se a entrada LOAD estiver
em , o contedo das entradas L1, L2, L4 e L8 ser transferido para as sadas Q1, Q2, Q4 e Q8
na transio positiva do CLOCK. A sada OUT ficara em 1 quando a contagem for igual a 1111.
Vrios estgios podem ser ligados em cascata conectando-se a sada OUT com a entrada EN/T
do estgio seguinte. A freqncia mxima do CLOCK de 25 MHz.

74191 BINARY (div. por 16) UP/DOWN COUNTER

Este CI um contador binrio sncrono progressivo ou regressivo de 4 bits, gatilhados na

transio positiva do CLOCK. Para operao normal a entrada EN deve ser , e a entrada LOAD
deve ser 1. Um nvel 1 em EN inibe a contagem, um nvel em LOAD faz com que o contedo
das entradas L1, L2, L4 e L8 seja transferido assincronamente para as sadas Q1, Q2, Q4 e Q8.
Se a entrada UP/DOWN est em , para contagem progressiva. Se est em 1 a contagem
regressiva.

A sada OUT fica em 1, quando:

- a contagem progressiva e o contador contm 1111
- a contagem regressiva e o contador contm
O contador no tem linha CLR, que conseguido carregando-o com .
A sada RIPPLE/CLOCK (r/CLK) utilizada na ligao em cascata de vrios contadores.
A freqncia mxima do CLOCK de 20 MHz.
 4017 DECADE COUNTER/DIVIDER
Este CI uma contadora de dcada sncrona com as sadas j decodificadas, gatilhado na
transio positiva do CLOCK. Para operao normal, as linhas RST e EN devem ficar em . Se a
entrada RST vai para 1, o contador ressetado para ; se a entrada EN vai para 1, a contagem
inibida. A cada transio positiva do CLOCK a sada seguinte vai para 1, permanecendo as
demais em . A sada OUT fornece uma onda quadrada com 1/10 da freqncia do CLOCK. A
freqncia mxima do CLOCK de 5 MHz para Vdd=10V.

4018 PRESETTABLE DIVIDE-BY-N COUNTER

Este CI um contador sncrono gatilhado na transio positiva do CLOCK. Ele pode
dividir a freqncia do CLOCK por um valor de 2 a 10. Para operao normal, as linhas RST e
LOAD devem ficar em . Se a entrada RST vai para 1, o contador ressetado para . se a
entrada LOAD vai para 1 o contador se carrega com o contedo das entradas P. A freqncia
mxima do CLOCK de 5 MHz para Vdd=10V.

O tipo do contador determinado pelas ligaes externas das sadas Q1 a Q5 entrada

IN, conforme tabela abaixo.

Ligado com 1N Diviso por

Q5 10
Q4 8
Q3 6
Q2 4
Q1 2
Q4 e Q5 9
Q3 e Q4 7
Q2 e Q3 5
Q1 e Q2 3
 4020 - 14 (ESTAGE (DIVIDE BY 16384) BINARY RIPPLE COUNTER
Este CI um contador binrio de 14 bits, gatilhado na transio negativa do CLOCK. Para
operao normal, a linha RST deve ficar em . Se a entrada RST vai para 1, o contador
ressetado para . Na sada Q1 a freqncia do CLOCK aparece dividida por 2 e assim
sucessivamente. No h sadas para os estgios 2 e 3. A freqncia mxima do CLOCK de 5
MHz para Vdd=10V.

4022 DIVIDE BY 8 COUNTER

Este CI similar ao 4017, sendo um divisor por 8 com as sadas j decodificadas,
gatilhado na transio negativa do CLOCK. Para operao normal, as entradas RST e EN devem
ficar em . Se a entrada RST vai para 1, o contador ressetado para ; se a entrada EN vai para
1, a contagem inibida. A cada transio positiva do CLOCK a sada seguinte vai para 1,
permanecendo as demais em . A sada OUT fornece uma onda quadrada com 1/8 da freqncia
do CLOCK, sendo 1 para as contagens de 0 a 3 e para as contagens de 4 a 7. A freqncia
mxima do CLOCK de 5 MHz para Vdd=10V.

4024 - 7-STAGE (DIVIDE BY 128) BINARY RIPPLE COUNTER

Este CI um contador assncrono de 7 bits, gatilhado na transio negativa do CLOCK.
Para operao normal, a entrada RST deve ficar em ; Se a entrada RST vai para 1, o contador
ressetado para . A freqncia mxima do CLOCK de 7 MHz para Vdd=10V
 4029 - UP-DOWN DIVIDE-BY-10 OU DIVIDE-BY-16 COUNTER

Este CI um contador que pode operar como uma dcada ou como um contador binrio
de 4 bits , gatilhado na transio positiva do CLOCK. Se a entrada BCD/BIN esta em , o
contador um divisor por 10; se a entrada BCD/BIN est em 1, o contador um divisor por 16.
Em qualquer dos casos, a contagem pode ser progressiva (UP/DOWN = 1) ou regressiva
(UP/DOWN = ). Para operao normal, as entradas LOAD e EN devem ficar em ; Se EN vai
para 1, o contagem inibida, se LOAD vai para 1, o contedo das entradas PD, PC, PB e PA
transferido para as sadas. O contador ressetado carregando-se o valor atravs de
entradas de dados. A sada OUT permanece em 1 na maior parte do tempo, indo para quando a
contagem 9 e BCD/BIN esta em ou se a contagem F e BCD/BIN est em 1. Esta sada
ligada entrada EN do estgio seguinte para ligao em cascata de vrios contadores. A
freqncia mxima do CLOCK de 5 MHz para Vdd=10V

REGISTRADORES DE DESLOCAMENTO (SHIFT-REGISTER tambm MSI).

Um registrador de deslocamento (SR) um circuito constitudo de FLIP-FLOPs no qual o

informao deslocada de uma posio a cada pulso de CLOCK .Existem SRs que podem fazer
o deslocamento para a esquerda para a direita ou nas duas direes. Encontra-se importante
aplicao em conversores srie/paralelo ou paralelo/srie, geradores de palavras,
multiplicadores, memoriais, etc.

Dependendo de modo de entrada e sada dos dados, os SRs se dividem em quatro

categorias.
I SISO serial-in / parallel out. Entrada e sada de dados em srie.
II SIPO - serial-in / parallel out. Entrada de dados em srie, sada de dados em paralelo.
III PISO parallel in / serial out . Entrada de dados em paralelo, sada de dados em srie.
IV PIPO - parallel in / parallel out. Entrada e sada de dados em paralelo.

Dependendo de direo do deslocamento os SRs classificam-se:

a) SHIFT-RIGHT desloca a informao para a direita.
b) SHIFT-LEFT desloca a informao para a esquerda.
c) BIDIRECIONAL - desloca a informao para a direita ou para a esquerda.
 7495 4-BIT SHIFT REGISTER PIPO
Este CI contm um SR de 4 bits com entrada e sada de dados em paralelo. Pode ser feito
o deslocamento para a esquerda ou a direita. Para usar com deslocamento para a direita, a
entrada SLT deve ficar em . Neste caso, um nvel 1 na entrada MODE carrega assincronamente
as entradas LA, LB, LC e LD no registrador. Com MODE = os dados sero deslocados de uma
posio para a direita, a cada transio negativa do CLOCK, que deve ser aplicado na entrada
SRT. O deslocamento consiste em transferir o contedo do SIN para QA de QA para QB, de QB
para QC e de QC para QD; o contedo do ultimo estagio destrudo ou transferido para o
estagio seguinte, caso diversos CIs estejam ligados em cascata. O CI pode ser convertido em
um SR bidirecional conectando-se externamente QD a LC, QC a LB e QB a LA. Neste caso se a
entrada MODE for , a informao ser deslocada de uma posio para a direita a cada
transio negativa do CLOCK aplicado a SRT; se o MODE for 1, a informao ser deslocada
para a esquerda a cada transio negativa do CLOCK aplicado a SLT. A freqncia mxima do
sinal do CLOCK de 36 MHz

7496 5-BIT SHIFT REGISTER PIPO

Este CI contm um SR de 5 bits com entrada e sada de dados em paralelo. Para operao
normal, a entrada CLR deve ficar em 1 e a entrada LOAD em . Se CLR vai para todos os
estgios so ressetados. Se LOAD vai para 1, com CLR em 1, os estgios cuja entrada
correspondente contiver 1 sero setados e os demais permaneceram inalterados. Assim as
entradas paralelas permitem carregar 1s; uma operao CLEAR necessria antes do LOAD
quando se quer carregar um . Com CLR = 1 e LOAD= a informao deslocada de uma
posio para a direita a cada transio positiva do CLOCK. A freqncia mxima de operao
de 10 MHz.
 74164 - 8-BIT SHIFT REGISTER SIPO
Este CI contm um SR de 8 bits com entrada de dados em srie, gatilhado na transio
positiva do CLOCK. Para operao normal, a entrada CLR deve ficar em 1, um nvel nesta
entrada resseta todos os estgios para . Um nvel em qualquer das entradas srie faz com
que um seja transferido para o primeiro estgio QA na transio do CLOCK; um nvel 1 em
ambas as entradas srie faz com que QA seja setada na transio do CLOCK. Por isso
normalmente se conecta uma das entradas permanentemente em 1, utilizando a outra para
entrada de dados. A freqncia mxima de operao de 36 MHz

74165 - 8-BIT SHIFT REGISTER PISO

Este CI contm um SR de 8 bits com entrada de dados em paralelo e sada em srie,
gatilhado na transio positiva do CLOCK. Para operao normal, a linha EN deve ficar em , e
LOAD em 1. Os dados so deslocados na transio do CLOCK. Se LOAD vai para , o contedo
das entradas A ate H carregado no registrador. Com EN = e LOAD = 1 os dados so
deslocados para a direita com o transio do CLOCK. A sada complementar do ultimo estgio
Qh est disponvel no pino 7. A freqncia mxima de operao de 36 MHz

4006 - VARIABLE- LENGHT SHIFT REGISTER SISO

Trata-se de um SR de comprimento varivel at mximo 18 estgios, gatilhado na
transio negativa do CLOCK. O CI contm 4 SRs separados, sendo dois de 4 estgios e dois
que podem ser usados com 4 ou 5 estgios. Para todos os SRs, os dados presentes nas
entradas srie so deslocados para dentro na transio do CLOCK. Os registros podem ser
conectados em srie permitindo obter comprimentos totais de 4, 5, 8, 9, 10, 12, 13, 14, 16, 17 ou
18 estgios. Os pinos 8 e 11 no podem ser usados como entradas. A freqncia mxima de
operao de 5 MHz para Vcc=10V.
 4014 - SHIFT REGISTER SISO/PISO, CLOCKED LOAD
Este CI pode ser utilizado como um SR de 6, 7 ou 8 estgios, tanto como SISO ou PISO.
As mudanas ocorrem na transio positiva do CLOCK. Quando utilizado no modo SISO, a
entrada LOAD deve permanecer em . A cada transio do CLOCK a informao contida no
registro deslocada para a direita. As sadas dos 3 ltimos estgios (QF, QG e QH) esto
disponveis e portanto, pode utilizar o CI como SR de 6, 7 ou 8 estgios. Utilizando como PISO,
para carregar as entradas paralelas (A at H) no registrador, a entrada LOAD deve ir para . O
carregamento sncrono e ocorre na transio do CLOCK. A entrada LOAD deve retornar para
, para que ocorra o deslocamento da informao. A freqncia mxima do CLOCK de 5 MHz
para Vcc=10V.

4015 - SHIFT REGISTER SIPO

Este CI contm 2 SRs independentes de 4 estgios. Para operao normal a linha RST
deve ficar em ; um nvel lgico 1 nesta linha resseta o registro correspondente para . A
informao deslocada na transio positiva do CLOCK. A freqncia mxima do CLOCK de 5
MHz para Vcc=10V.

4021 - SHIFT REGISTER PISO

Este CI similar ao 4014, com a diferena, que o carregamento (LOAD) assncrono, ou
seja independente do sinal do CLOCK. A freqncia mxima do CLOCK de 5 MHz para
Vcc=10V.
 Conversor SIPO e PISO
Uma das aplicaes mais comuns dos SR a converso de informaes srie/paralelo e
vice versa. Vamos supor que uma informao seja transmitida serialmente atravs de uma linha
de dados e que se deseja convert-la em uma informao paralela, ou seja, na qual todos os bits
estejam presentes ao mesmo tempo. Esta tarefa pode ser feita utilizando um SR, p/ex. o SR SIPO
74164 na qual a converso de uma seqncia de 8 bits transmitidos seqencialmente em um
byte (palavra de 8 bits) sendo que aps o oitavo pulso do CLOCK o byte est armazenado no
registrador.

A converso PISO o processo inverso. A informao paralela deve ser transmitida

serialmente. O que conseguido p/ex. com o SR PISO 74165, A informao de 1 byte
carregada nas entradas A at H transmitida a sada SOUT serialmente um bit a cada transio
do CLOCK.

Decodificadores

Um decodificador um circuito que recebe uma informao codificada de alguma forma e

a traduz para outra. A informao pode ser um nmero decimal codificado em binrio, um
endereo de uma posio de memria, etc.

7442 BCD TO DECIMAL DECODER

Se trata de um decodificador de BCD para decimal. De acordo com o valor binrio das
entradas D, C, B e A (D=MSB), apenas uma das sadas ficar ativa no estado lgico . Por
exemplo se colocarmos nas entradas BCDA a palavra 11(em decimal 5), a sada 5 vai para
permanecendo todas as outras sadas em 1. Caso o digito BCD aplicado s entradas invalido
(1010 at 1111), nenhuma das sadas ficar ativa. O atraso da propagao de 17ns. As sadas
so TTL normal (16mA / 400A)
 7445 - BCD TO DECIMAL DECODER / DRIVER
O 7445 idntico ao 7442 quanto ao funcionamento. a diferena que as sadas so
OPEN-COLETOR. No estado lgico , uma sada pode absorver uma corrente de 80mA. Como
em todos os CIs com sada em OPEN-COLETOR necessrio o uso de um resistor PULL-UP
externo que pode estar conectado a uma tenso de at 30V. O atraso da propagao de 45ns.

7447 - BCD TO 7-SEGMENT DECODER / DRIVER

Se trata de um decodificador BCD para 7 segmentos com sada em coletor aberto podendo
drenar uma corrente de at 40mA e que podem ser ligados atravs de um resistor ou segmento
de display LED + resistor a uma tenso de at 30V. As sadas so ativas no estado e assim
pode controlar um display de LEDs de anodo comum. A entrada LT (LAMP-TEST) deve
permanecer no estado 1; um nvel nesta entrada fora todas as sadas para provocando o
acendimento de todos os segmentos.

A entrada RBI (RIPPLE BLANK INPUT) utilizada para apagar os zeros no significativos
de uma srie de displays. Quando RBI esta em e D=B=C=A=, todas as sadas vo para 1,
apagando o display; a sada RBO (RIPPLE BLANKING OUTPUT) vai para e pode ser utilizada
como RBI para o estgio anterior. O atraso da propagao de 45ns.
 4028 - BCD TO DECIMAL DECODER
Se trata de um decodificador BCD para decimal. De acordo com o valor binrio das
entradas D, B, C e A (D = MSB) apenas uma das sadas ir para 1. P/ex. se DCBA = 11 (em
decimal 6), a Y6 ficar em 1 permanecendo os outros em . Se o dgito BCD na entrada for
invlido (1010 at 1111) todas as sadas permanecero em . O atraso de 100ns para Vdd=10V,

4026 - DECADE COUNTER WITH 7-SEGMENT DECODED OUTPUT.

Se trata de um contador sncrono com decodificador BCD para 7 segmentos gatilhado na
transio positiva do CLOCK. Para operao normal RST e CLEN deve ser . Um nvel 1 em RST
resseta o contador para e impede a contagem. Um nvel 1 em CLEN (CLOCK ENEBLE) inibe a
aplicao do CLOCK. Uma onda quadrada com 1/10 freqncia do CLOCK est disponvel no
pino 5. O pino 14 fornece um sinal que permanece na maior parte do tempo em 1 e vai para
quando a contagem igual a 1. A linha DISEN controla a habilitao do display e para
operao deve ser igual a 1. Se DISEN as sadas de a at f permanecem inativas, em . Este
CI adequado para controlar displays de tipo ctodo comum e a corrente mxima, que pode ser
fornecida a um segmento de 5mA para Vdd=10V. A sada ENOUT segue a linha DISEN. A
freqncia mxima de 5MHz para Vdd=10V.

MEMRIAS

A finalidade das memrias de armazenar informaes. Quando armazenamos

informaes em um fichrio, fazemos isso em uma determinada ordem para facilitar a sua
localizao, quando procuramos por ele. Por exemplo Fichrio AA pasta 48, isso sria o
endereo (ADDRESS) da informao. As memrias usadas na eletrnica digital as informaes
so colocadas tambm em um endereo, identificados como posies. O nmero de posies
de uma memria determinada pelo nmero de linhas que possui.
n
Se a memria possui n linhas de endereo, conter 2 de posies. Cada posio pode
conter um certo nmero de bits, 1, 2, 4, 8 ou mais. Uma memria de 4 linhas tem 24 = 16
posies, e de 10 linhas 210 = 1024 posies tambm chamado de 1K de posies. Cada posio
identificada por um endereo (ADDRESS).
 DIAGRAMA DE FUNCIONAMENTO DAS MEMRIAS.

Memrias ROM (READ-ONLY MEMORY), so memrias nas quais as informaes podem

ser apenas lidas. um dispositivo fundamental para qualquer computador, pois nela est
gravado o programa inicial permitindo que outras programas possam ser carregados a partir de
uma outra memria (Disco rgido, CD-ROM, Disquete, etc.). Os tipos ROM mais comuns so:
a) MASK-ROM Estas memrias so fabricadas sob encomenda com as informaes j
gravadas.
b) PROM (PROGRAMMABLE READ-ONLY MEMORY) podem ser programados pelo
usurio, porm depois no podem ser alterados.
c) EPROM (ERASABLE PROGRAMMABLE READ-ONLY MEMORY) - podem ser
programados pelo usurio e se necessrio podem ser apagados expondo a luz
ultravioleta. Para permitir que a luz penetra no interior do CI, possuem uma janela de
quartzo transparente que deve ser coberto para o uso normal a fim de evitar um
apagamento acidental.
d) EAROM (ELECTRICALLY ALTERABLE READ-ONLY MEMORY) - podem ser
programados pelo usurio, eletricamente apagados e reprogramados quantas vezes
quiser.
e) CD-ROM regravvel ou no tambm uma memria ROM obedecendo as mesmas
regras de acesso das memrias ROM na forma de CI.

Memrias RAM (RANDOM ACCESS MEMORY), so memrias nas quais as informaes

podem ser lidas e escritas e so destinadas para armazenar informaes (programas, dados,
etc.) que devem ser modificadas durante o trabalho. As memrias RAM so volteis, ou seja as
informaes se perdem quando desliga a tenso de alimentao e podem ser:
- Esttica quando os informaes so preservadas enquanto estiver energizado.
- Dinmica quando as informaes devem ser rescritas periodicamente para que os
dados no se percam devido a perda de carga dos seus minsculos capacitores. Esse
processo chama-se REFRESH e ocorre em media 500 vezes por segundo.

2114 - Este RAM contm 1024 palavras de 4 bits, um dos mais populares RAMs.
esttico e portanto no precisa o complicadssimo circuito de REFRESH. Pode ser usado at
com circuitos digitais simples. As linhas A0 at A9 so as linhas de endereo. As linhas I/O at
I/O3 so bidirecionais; durante a operao escrita so entradas e durante a leitura so sadas. A
linha WE controla a leitura e escrita, com WE em tem-se uma operao a operao escrita e
com WE em 1 a operao de leitura. Quando a linha de habilitao est inativa (CS = 1), as linhas
I/O esto no estado de alta impedncia. A tenso de alimentao Vcc = +5V.
 Conversores D/A e A/D
s vezes se torna necessrio adaptar um sinal analgico a entrada digital de um CI ou
adaptar a sada digital para um dispositivo com entrada analgica. Por exemplo caso ajustamos
a tenso de um fonte com tenso regulvel por meio de um potencimetro, a tenso da sada vai
ser proporcional a posio do potencimetro, sendo que o potencimetro possui uma
quantidade infinita de possveis posies. Girando lentamente o potencimetro do seu valor
mnimo at o seu valor mximo a curva do funo analgico vai parecer uma rampa. O sistema
digital em contrrio tem o nmero mximo de posies determinadas pelo sistema de
numerao usado e a quantidade de bits aplicados. Assim um nmero binrio de 4 bits pode ter
no mximo 16 posies. Transformando uma tenso com variao analgica, para variao
digital, dividindo a faixa de tenso em 16 fraes de tenso a curva da funo digital vai parecer
uma escada de 16 degraus. Com maior nmero de bits podemos ter maior nmero de degraus
p/ex. com 5 bits 32 degraus e com 8 bits 256 degraus, a maneira que a diferena de tenso entre
degraus vizinhos seja aceitvel para a finalidade que queremos. O valor digital na sada do
conversor proporcional ao valor da tenso na entrada. A transformao do sistema digital para
sistema analgico ocorre inversamente ou seja na sada do conversor temos um valor de tenso
proporcional ao valor digital da entrada.

Conversor Digital - Analgico ou Conversor DA

A converso de sinais digitais para analgicos pode ser feita com circuitos simples
utilizando resistores, chaves analgicas do tipo 4066 e um amplificador operacional. Um dos
circuitos sugeridos o chamado rede R-2R (BINARY LADDER). Este circuito usa resistores do
mesmo valor, possibilitando o uso de blocos resistores padro e o nmero de bits na entrada
no est limitada.

Com as entradas da chave analgica em , as chaves esto aterradas e a tenso no

ponto A e tambm na sada S 0 Volt. Aplicando um nvel 1 na entrada A0 deixando A1, A2 e A3
em nvel , vai circular uma corrente envolvendo todos os resistores do circuito, tendo como
resultado uma tenso de 1/16 parte da Vref. Aplicando valores binrios de 4 bit nas entradas , A0
at A3 temos na sada S uma tenso correspondente.

Conversor Analgico - Digital ou Conversor AD

Converter um sinal analgico em um sinal digital. Para isso, primeiro preciso dividir Vref
em fraes de tenses iguais, usando resistores do mesmo valor em srie. As fraes de tenso
esto ligadas a uma das entradas dos comparadores. A outra entrada dos comparadores esta
ligada a entrada analgica.
 Observe que, para um determinado valor de tenso aplicado a entrada analgica, todos os
comparadores abaixo deste valor esto em um estado e todos os comparadores acima esto em
outro estado. Na sada do decodificador temos um sinal digital, por exemplo, BCD de 4 bits cujo
valor proporcional ao valor da tenso da entrada analgica.
Observe que este projeto requer um comparador para cada degrau de tenso e por isso o
seu uso na pratica geralmente se limita a 4 bits.

__________________FIM______________

BIBLIOGRAFIA

THE TTL DATE BOOK Texas Instruments Inc.

CMOS Integrated Circuits Harris Semiconductor.

System 74 Designer s Manual - Texas Instruments Inc.

Designing With TTL integrated circuits - Texas Instruments Inc.

Teoria e aplicao em circuitos digitais Joo B. de Azevedo Jr.

CMOS COOKBOOK LANCASTER, Donald

TTL LANCASTER, Donald

Todos os direitos reservados. Proibida a reproduo ou distribuio ainda que parcial por
qualquer meio ou processo, seja grfico, fotogrfico, eletrnico e outros sem a autorizao
por escrito do autor GBOR PL PAPP.