0% acharam este documento útil (0 voto)
126 visualizações6 páginas

Exercicio 06 - Gabarito

O documento apresenta 7 questões sobre circuitos lógicos sequenciais, com respostas detalhadas para cada uma. A Questão 1 trata de um latch S-R ativo baixo. A Questão 2 cobre um latch S-R ativo alto com enable. A Questão 3 analisa um latch tipo D. A Questão 4 examina um flip-flop tipo D sensível à borda de subida. A Questão 5 determina a sequência de saída de um circuito com vários flip-flops. As Questões 6 e 7 fornecem análises detalhadas de circuitos

Enviado por

quimiwata
Direitos autorais
© © All Rights Reserved
Levamos muito a sério os direitos de conteúdo. Se você suspeita que este conteúdo é seu, reivindique-o aqui.
Formatos disponíveis
Baixe no formato PDF, TXT ou leia on-line no Scribd
0% acharam este documento útil (0 voto)
126 visualizações6 páginas

Exercicio 06 - Gabarito

O documento apresenta 7 questões sobre circuitos lógicos sequenciais, com respostas detalhadas para cada uma. A Questão 1 trata de um latch S-R ativo baixo. A Questão 2 cobre um latch S-R ativo alto com enable. A Questão 3 analisa um latch tipo D. A Questão 4 examina um flip-flop tipo D sensível à borda de subida. A Questão 5 determina a sequência de saída de um circuito com vários flip-flops. As Questões 6 e 7 fornecem análises detalhadas de circuitos

Enviado por

quimiwata
Direitos autorais
© © All Rights Reserved
Levamos muito a sério os direitos de conteúdo. Se você suspeita que este conteúdo é seu, reivindique-o aqui.
Formatos disponíveis
Baixe no formato PDF, TXT ou leia on-line no Scribd
Você está na página 1/ 6

ES-572: Circuitos Lógicos

Exercı́cio 06 (Gabarito) – Dia 01/11/2023 – Análise de Circuitos Sequenciais

Questão 1: Determine a saı́da Q para as entradas e circuito abaixo (latch S-R ativo baixo). Assuma que
Q inicia em nı́vel lógico baixo.

Resposta 1: Diagrama:

Questão 2: Determine a saı́da Q para as entradas e circuito abaixo (Latch S-R ativo alto com enable).
Assuma que Q inicia em nı́vel lógico baixo.

Resposta 2: Diagrama:

Questão 3: Determine a saı́da Q para as entradas dadas em um latch tipo D. Assuma que Q inicia em
nı́vel lógico baixo.
Resposta 3: Diagrama:

Questão 4: Determine a saı́da Q para as entradas dadas em um flip-flop tipo D sensı́vel à borda de
subida. Assuma que Q inicia em nı́vel lógico baixo.

Resposta 4: Diagrama:

Questão 5: Determine a sequência de saı́da (Q3 Q2 Q1 Q0 ) (conhecida como sequência de Johnson) do


circuito abaixo

considerando que o cicuito se inicia com um reset (não representado na esquemático) em


todos os FF’s.
Resposta 5: Sequência:

Q3 Q2 Q1 Q0 = 0000 → 0001 → 0011 → 0111 → 1111 → 1110 → 1100 → 1000 → 0000 → . . .

2
Questão 6: Analise o circuito a seguir:

Observe que o circuito não tem uma saı́da explı́cita. Neste caso, consideramos a própria
representação do estado (Q2 Q1 Q0 ) como sendo a saı́da de interesse.
A) Determine as expressões das Entradas dos FF’s (Ji , Ki ), para i = 0, · · · , 2, em função
da entrada e dos valores presentes dos FF’s;
B) Construa uma tabela que, a partir dos valores do estado atual e da entrada, determine
o estado futuro dos FF’s;
C) Desenhe o diagrama de transição de estados deste circuito e interprete seu funciona-
mento;

Resposta 6: a - Entradas:

J0 = K0 = 1
J1 = K1 = Q0 U + Q̄0 Ū
J2 = K2 = Q1 Q0 U + Q̄1 Q̄0 Ū

b - Tabela:

Q2 Q1 Q0 U J2 = K2 J1 = K1 J0 = K0 Q?2 Q?1 Q?0


0 0 0 0 1 1 1 1 1 1
0 0 0 1 0 0 1 0 0 1
0 0 1 0 0 0 1 0 0 0
0 0 1 1 0 1 1 0 1 0
0 1 0 0 0 1 1 0 0 1
0 1 0 1 0 0 1 0 1 1
0 1 1 0 0 0 1 0 1 0
0 1 1 1 1 1 1 1 0 0
1 0 0 0 1 1 1 0 1 1
1 0 0 1 0 0 1 1 0 1
1 0 1 0 0 0 1 1 0 0
1 0 1 1 0 1 1 1 1 0
1 1 0 0 0 1 1 1 0 1
1 1 0 1 0 0 1 1 1 1
1 1 1 0 0 0 1 1 1 0
1 1 1 1 1 1 1 0 0 0

3
c - Diagrama: O circuito implementa um contador de 3 bits bidirecional (u = 0 decrescente,
u = 1 crescente).

4
Questão 7: Analise o circuito a seguir:

Para isso:
A) Determine as expressões das Entradas dos FF’s em função da entrada e dos valores
presentes dos FF’s;
B) Construa uma tabela que, a partir dos valores do estado atual e da entrada, determine
o estado futuro dos FF’s e da saı́da;
C) Desenhe o diagrama de transição de estados deste circuito e interprete seu funciona-
mento;
Resposta 7: a - Entradas:

T2 = Q2 w̄ + Q̄2 Q1 w
D1 = Q2 w + Q̄1 w
z = Q2 Q1

b - Tabela:

Q2 Q1 w T2 D1 z Q?2 Q?1
0 0 0 0 0 0 0 0
0 0 1 0 1 0 0 1
0 1 0 0 0 0 0 0
0 1 1 1 0 0 1 0
1 0 0 1 0 0 0 0
1 0 1 0 1 0 1 1
1 1 0 1 0 1 0 0
1 1 1 0 1 1 1 1

5
c - Diagrama: O circuito implementa um detector de 3 ou mais bits 1 em sequência.

Você também pode gostar

pFad - Phonifier reborn

Pfad - The Proxy pFad of © 2024 Garber Painting. All rights reserved.

Note: This service is not intended for secure transactions such as banking, social media, email, or purchasing. Use at your own risk. We assume no liability whatsoever for broken pages.


Alternative Proxies:

Alternative Proxy

pFad Proxy

pFad v3 Proxy

pFad v4 Proxy