A B C D E F G H I J K L M N O P Q R S T U V W X Y Z AA AB AC AD AE AF AG AH AI AJ AK AL AM

P_GFX_TXN[0 P_GFX_TXN[3 P_GFX_TXN[6 P_GFX_TXN[9 P_GFX_TXP[1 P_GFX_TXN[1 P_GFX_TXP[1 P_GFX_TXN[1 USB_SS_1TX USB_SS_1TX USB_SS_3RX USB_SS_3RX USB_OC0_L/ USB_OC1_L/ USB_OC3_L/ USB_OC2_L/
1 VSS P_GFX_TXP[0] VSS P_GFX_TXP[3] VSS P_GFX_TXP[6] VSS P_GFX_TXP[9] VSS VSS VSS VSS VSS VSS VSS VSS
] ] ] ] 2] 2] 5] 5] P N P N AGPIO16 TDI/AGPIO17 TDO/AGPIO24 TCK/AGPIO18
X48M_X2 X48M_X1 AZ_RST_L
SDA1/ AGPIO9/
P_GFX_TXN[2 P_GFX_TXN[5 P_GFX_TXN[8 P_GFX_TXP[1 P_GFX_TXN[1 P_GFX_TXP[1 P_GFX_TXN[1 USB_SS_1RX USB_SS_2RX USB_SS_2RX USB_SS_3TX LPC_PME_L/
2 DP0_TXN[0] DP0_TXP[0] VDDCR_SOC P_GFX_TXP[2] VDDCR_SOC P_GFX_TXP[5] VDDCR_SOC P_GFX_TXP[8] VDDCR_CPU VDDCR_CPU VDDCR_CPU RSVD VDDCR_CPU VDDCR_CPU RSVD VDDCR_CPU I2C3_SDA/ VDDCR_CPU SGPIO0_DATA VDDCR_CPU VSS
] ] ] 1] 1] 4] 4] P P N P AGPIO22
AGPIO20 OUT
SLP_S5_L SLP_S3_L AZ_SYNC
SCL1/ AGPIO23/ S0A3_GPIO/
P_GFX_TXN[1 P_GFX_TXN[4 P_GFX_TXN[7 P_GFX_TXP[1 P_GFX_TXN[1 P_GFX_TXP[1 P_GFX_TXN[1 USB_SS_0RX USB_SS_1RX USB_SS_2TX USB_SS_0TX USB_SS_3TX
3 VSS DP0_TXN[1] DP0_TXP[1] VDDCR_SOC P_GFX_TXP[1] VDDCR_SOC P_GFX_TXP[4] VDDCR_SOC P_GFX_TXP[7] VDDCR_CPU VDDCR_CPU VDDCR_CPU VDDCR_CPU RSVD VDDCR_CPU VDDCR_CPU USB0_ZVSS I2C3_SCL/ VDDCR_CPU SGPIO0_LOA VDDCR_CPU AGPIO10/ TEST2 VDDCR_CPU
] ] ] 0] 0] 3] 3] P N P P N
AGPIO19 D SGPIO0_CLK
PWR_GOOD AZ_SDIN0 AZ_BITCLK
AGPIO40/
P_GFX_RXN[1 P_GFX_RXN[9 P_GFX_RXP[1 USB_SS_0RX USB_SS_2TX USB_SS_0TX USB_SS_ZVS SYS_RESET_L S5_MUX_CTR
4 DP0_TXN[2] DP0_TXP[2] VDDCR_SOC DP1_TXP[0] VSS VSS VSS VSS P_GFX_RXN VSS VSS VSS VSS VSS VSS VSS TEST10 VSS VSS GPP_CLK1P VSS TEST46[13] VSS SGPIO0_DATA VDDCR_CPU VSS
] ] 3] P_HUB_RXP[ N N P_HUB_TXP[0 N S /AGPIO1 L/EGPIO42
IN
3] ] AZ_SDOUT AZ_SDIN2

P_GFX_RXN[0 P_GFX_RXP[1 P_GFX_RXN[3 P_GFX_RXP[5 P_GFX_RXN[7 P_GFX_RXP[9 P_GFX_RXN[1 P_GFX_RXN[1 P_GFX_RXN[1 WAKE_L/ PWR_BTN_L/ BLINK/
5 RSVD VDDCR_SOC DP0_TXP[3] DP1_TXN[0] VSS VSS VSS VSS VSS VSS VSS VSS GPP_CLK0P GPP_CLK1N VSS USB3_ZVSS VSS VSS VDDCR_CPU
] ] ] ] ] ] 1] 3] 5] P_HUB_RXN[ P_HUB_TXP[1 P_HUB_TXN[ P_HUB_TXP[3 P_HUB_TXN[ AGPIO2 AGPIO0 AGPIO11
3] ] 1] ] 0] RSMRST_L AZ_SDIN1 X32K_X1

P_GFX_RXP[0 P_GFX_RXN[2 P_GFX_RXP[3 P_GFX_RXN[6 P_GFX_RXP[7 P_GFX_RXN[1 P_GFX_RXP[1 P_GFX_RXN[1 P_GFX_RXP[1

6 VSS DP2_TXP[0] DP0_TXN[3] VSS TEST28_H VDDCR_SOC VDDCR_SOC VDDCR_CPU VDDCR_CPU VDDCR_CPU VSS VDDCR_CPU VDDCR_CPU GFX_CLKP GPP_CLK0N VDDCR_CPU GPP_CLK3P USB2_ZVSS VDDCR_CPU TEST0 USB1_ZVSS VSS AGPIO4 AGPIO3 VDDCR_CPU SATA_ZVSS
] ] ] ] ] 0] 1] 4] 5] P_HUB_RXP[ P_HUB_TXP[2 P_HUB_TXN[
2] ] 3] X32K_X2

P_GFX_RXP[2 P_GFX_RXN[4 P_GFX_RXP[6 P_GFX_RXN[8 P_GFX_RXP[1 P_GFX_RXN[1 P_GFX_RXP[1 PCIE_RST_L/

7 DP2_TXP[1] DP2_TXN[0] VDDCR_SOC DP1_TXP[1] TEST28_L VDDCR_SOC VSS VDDCR_SOC VDDCR_CPU VDDCR_CPU VSS P_ZVSS VDDCR_CPU VSS VDDCR_CPU VSS GFX_CLKN VDDCR_CPU GPP_CLK2P GPP_CLK3N VDDCR_CPU TEST1/TMS VDDCR_CPU AGPIO8 VSS USB_HSD0P SATA_ZVDDP VSS
] ] ] ] 0] 2] 4] P_HUB_RXN[ P_HUB_TXN[ EGPIO26
2] 2] 48M_OSC

P_GFX_RXP[4 P_GFX_RXP[8 P_GFX_RXP[1 USB_SS_ZVD

8 DP2_TXN[1] VDDCR_SOC DP2_TXP[2] DP1_TXN[1] VSS DP1_TXP[2] DP1_TXN[2] VSS VSS VSS VSS VSS VSS VSS P0A_ZVSS P_ZVDDP VSS VSS VSS VSS GPP_CLK2N VSS VDDCR_CPU AGPIO6 VSS P0B_ZVSS USB_HSD0N VDDCR_CPU USB_HSD1P
] ] 2] P_HUB_RXN[ P_HUB_RXP[ P_HUB_RXN[ P_HUB_RXP[ DP
1] 1] 0] 0] AM4R1 RTCCLK

P_GPP_RXP[1 P_GPP_RXP[0 P_GPP_RXN[

9 VSS DP2_TXP[3] DP2_TXN[2] VSS DP1_TXP[3] DP1_TXN[3] VDDCR_SOC DP0_HPD VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS CORETYPE[1] VDDCR_CPU VDDCR_CPU USB_HSD3P USB_HSD1N
] ] 0]

P_GPP_RXN[
P_GPP_RXN[ P_GPP_RXP[2
10 DP2_AUXP DP2_TXN[3] VDDCR_SOC DP1_HPD DP2_HPD VDDCR_SOC DP0_AUXP DP0_AUXN VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VDDCR_CPU 2]/ VSS USB_HSD2P USB_HSD3N VSS
1] ]/SATA_RX0P
SATA_RX0N

P_GPP_RXN[
P_GPP_RXP[3
11 DP2_AUXN VDDCR_SOC TEST16 TEST17 VSS DP1_AUXP DP1_AUXN VSS VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VSS 3]/ VSS USB_ZVSS USB_HSD2N VDDCR_CPU EGPIO95
]/SATA_RX1P
SATA_RX1N

DP_AUX_ZVS P_GPP_TXN[0 P_GPP_TXP[0

12 VSS TEST15 TEST14 VSS DP_ZVSS VDDCR_SOC DP_VARY_BL VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU RSVD RSVD VDDCR_CPU VDDCR_CPU EGPIO96 EGPIO97
S ] ]

P_GPP_TXP[2 P_GPP_TXN[2 P_GPP_TXP[1 P_GPP_TXN[1

13 TEST11 VDDCR_SOC TEST6 VDDCR_SOC DP_BLON DP_DIGON VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VDDCR_CPU VSS EGPIO98 EGPIO99 VSS
]/SATA_TX0P ]/SATA_TX0N ] ]
TRST_L DBRDY
SPI_DI/ SPI_CLK/
VDDCR_CPU_ VDDIO_MEM DP_STEREOS P_GPP_TXP[3 P_GPP_TXN[3
14 VDDCR_SOC VSS VSS VDDCR_SOC VDDCR_SOC VSS VDDCR_SOC VDDCR_CPU VSS VDDCR_CPU VSS VDDCR_CPU VSS VSS EGPIO100 ESPI_DAT1/ VDDCR_CPU ESPI_CLK/
SENSE _S3_SENSE YNC ]/SATA_TX1P ]/SATA_TX1N
EGPIO120 EGPIO117
TDI TDO DBREQ_L

AM4 Pinout Diagram

ESPI_ALERT_ SPI_HOLD_L/ SPI_CS2_L/
VDDCR_SOC_ VSS_SENSE_ VDDBT_RTC_
15 VSS VSS VDDCR_SOC VSS VDDCR_SOC VSS VDDCR_SOC VSS VSS VDDCR_CPU VDD_18_S5 VDD_18_S5 VDDIO_AUDIO RSVD RSVD RSVD L/LDRQ0_L/ VDDCR_CPU ESPI_DAT3/ ESPI_CS_L/
SENSE A G
EGPIO108 EGPIO133 EGPIO119
TMS TCK PROCHOT_L
Reddit: /u/ImSkripted SPI_DO/ SPI_WP_L/
16 TEST41 VDDCR_SOC VDDCR_SOC TEST18 TEST19 VDDCR_SOC VDDCR_SOC VSS VDDCR_SOC VDDCR_CPU VSS VDDP_S5 RSVD RSVD RSVD RSVD RSVD VSS ESPI_DAT0/ ESPI_DAT2/ VSS
EGPIO121 EGPIO122
RESET_L ALERT_L PWROK

SPI_CS1_L/ SPI_TPM_CS
17 VDDCR_SOC VSS VSS RSVD VSS VSS VSS VDDCR_SOC VSS VSS VDDCR_CPU VDDP_S5 RSVD RSVD RSVD RSVD VSS VSS AGPIO86
EGPIO118 _L/AGPIO76
SVT SVD SVC

VDDCR_SOC_ VDDCR_SOC_ LPC_PD_L/ LFRAME_L/

18 VSS VSS MA_DATA[0] MA_DATA[5] VDDCR_SOC MA_DATA[4] MA_DATA[1] VSS VDDCR_SOC VSS VDDCR_SOC VDDCR_CPU VSS RSVD VDDP VDDP VDDP RSVD EGPIO70 VSS
S5 S5 AGPIO21 EGPIO109
SIC SID

MA_DQS_H[0 LPCCLK1/ LPC_CLKRUN

19 VSS VDDCR_SOC VSS RSVD VSS MA_DQS_L[0] VSS MA_DM[0] VSS VDDCR_SOC VSS VSS VDDCR_CPU VDD_33_S5 VDD_33_S5 RSVD VDDP VDDP VDDP RSVD RSVD VSS
] EGPIO75 _L/AGPIO88
THERMTRIP_L

LAD3/ LPCCLK0/ LAD0/

20 MB_DATA[4] VDDCR_SOC MB_DATA[5] MB_DATA[0] VSS MA_DATA[7] MA_DATA[6] VSS MA_DATA[2] VSS VDDCR_SOC VSS VDDCR_SOC VDDCR_CPU VSS VDD_18 VDD_18 RSVD VDDP VDDP VDDP RSVD VSS
EGPIO107 EGPIO74 EGPIO104

LAD2/ LAD1/ SERIRQ/

21 VSS MB_DATA[1] MB_DM[0] VSS VSS MA_DATA[12] VSS MA_DATA[3] MA_DATA[13] VSS VSS VDDCR_SOC VSS VSS VDDCR_CPU VDD_33 VDD_33 RSVD RSVD RSVD RSVD RSVD VSS
EGPIO106 EGPIO105 AGPIO87

CLK_REQG_L/
MB_DQS_H[0 SATA_ACT_L/ AGPIO5/ GENINT1_L/
22 MB_DQS_L[0] VSS VSS RSVD VSS MA_DATA[9] MA_DATA[8] VSS VSS VDDCR_SOC TEST5 VDDCR_SOC VDDCR_CPU VSS VDDCR_CPU VSS VDDP_SENSE VSS OSCIN/ VSS VSS
] AGPIO130 DEVSLP0 AGPIO89
EGPIO132
LPC_RST_L
CLK_REQ3_L/ CLK_REQ0_L/
MA_DQS_H[1 SATA_IS1_L/ VSS_SENSE_ FANIN0/ FANOUT0/ SATA_IS0_L/ GENINT2_L/ SPKR/
23 MB_DATA[6] VSS MB_DATA[7] VSS VSS MA_DQS_L[1] VSS MA_DM[1] VSS TEST4 VDDCR_SOC VSS VSS VDDCR_CPU VSS VSS VSS
] SATA_ZP1_L/ B AGPIO84 AGPIO85 SATA_ZP0_L/ AGPIO90 AGPIO91
EGPIO131 AGPIO92

CLK_REQ2_L/ CLK_REQ1_L/
24 VSS MB_DATA[2] MB_DATA[3] VSS MA_DATA[10] MA_DATA[15] VSS MA_DATA[14] MA_DATA[11] VDDCR_SOC VSS VDDCR_SOC VDDCR_CPU VSS VDDCR_CPU VSS CORETYPE[0] VSS RSVD VSS RSVD
ESPI_RESET_ AGPIO116 AGPIO115
L/KBRST_L
SCL0/ SDA0/
25 MB_DATA[12] MB_DATA[13] VSS VSS RSVD VSS MA_DATA[21] MA_DATA[20] VSS VSS VDDCR_SOC VSS VSS VDDCR_CPU VSS VSS MA_DATA[62] MA_DATA[63] VSS MA_DATA[58] MA_DATA[59] RSVD I2C2_SCL/ I2C2_SDA/ VSS
EGPIO113 EGPIO114

MA_DQS_H[7
26 MB_DATA[8] VSS MB_DATA[9] MB_DM[1] VSS MA_DQS_L[2] MA_DM[2] VSS MA_DATA[16] VSS VDDCR_SOC VSS VDDCR_SOC VDDCR_CPU VSS VSS MA_DATA[57] MA_DM[7] VSS MA_DQS_L[7] VSS VSS VSS VSS MB_DATA[59]
]

MB_DQS_H[1 MA_DQS_H[2 VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM

27 VSS MB_DQS_L[1] VSS VSS VSS MA_DATA[23] MA_DATA[17] VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VDDCR_CPU VSS MA_DATA[56] VSS MA_DATA[61] MA_DATA[60] VSS VSS VSS VSS MB_DATA[63] MB_DATA[58]
] ] _S3 _S3 _S3 _S3 _S3 _S3 _S3

VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM MB_DQS_H[7

28 MB_DATA[14] MB_DATA[15] VSS RSVD MA_DATA[22] VSS MA_DATA[18] MA_DATA[19] VSS VSS VSS VSS TEST47 VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS MA_DATA[51] MA_DATA[50] VSS MA_DATA[54] MA_DATA[55] VSS MB_DATA[62] VSS
_S3 _S3 _S3 _S3 _S3 _S3 _S3 ]

VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM MA_DQS_H[6

29 MB_DATA[10] VSS MB_DATA[11] VSS VSS MA_DATA[24] MA_DATA[29] VSS MA_DATA[28] VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS MA_DATA[49] MA_DM[6] VSS MA_DQS_L[6] VSS VSS MB_DQS_L[7] VSS MB_DM[7]
_S3 _S3 _S3 _S3 _S3 _S3 _S3 _S3 ]

MA_DQS_H[3 VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM

30 VSS MB_DATA[20] MB_DATA[21] VSS MA_DQS_L[3] VSS MA_DM[3] MA_DATA[25] VSS VSS MA0_CKE[1] MA_ADD[8] MA_ADD[4] VSS VSS TEST40 VSS TEST31 VSS VSS VSS VSS VSS MA_DATA[33] MA_DATA[34] VSS MA_DATA[52] MA_DATA[53] VSS VSS RSVD VSS MB_DATA[57] MB_DATA[56]
] _S3 _S3 _S3 _S3

VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM

31 MB_DATA[16] MB_DATA[17] VSS VSS MA_DATA[30] VSS MA_DATA[31] MA_DATA[26] VSS MA_CHECK[2] VSS MA_BG[0] MA_ADD[9] MA_ADD[3] VSS VSS VSS VSS VSS MA0_ODT[1] VSS MA_DATA[36] MA_DM[4] VSS MA_DATA[45] MA_DM[5] VSS MA_DATA[42] MA_DATA[48] VSS MB_DATA[61] MB_DATA[60] VSS
_S3 _S3 _S3 _S3 _S3 _S3

VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM MA_CAS_L_A VDDIO_MEM MA_DQS_H[5

32 MB_DM[2] VSS MB_DQS_L[2] VSS VSS MA_DATA[27] MA_CHECK[1] VSS MA_CHECK[6] MA_CHECK[3] MA0_CKE[0] MA_BG[1] MA_ADD[6] MA_ADD[1] MA_CLK_H[3] MA_CLK_L[3] MA_ADD[0] MA_ADD[13] VSS MA_DATA[37] VSS MA_DATA[39] MA_DATA[44] VSS MA_DATA[47] VSS VSS MB_DATA[51] VSS MB_DATA[50]
_S3 _S3 _S3 _S3 _S3 _S3 DD[15] _S3 ]

MB_DQS_H[2 VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM MA_DQS_H[4

33 VSS MB_DATA[22] VSS MA_CHECK[4] MA_CHECK[0] VSS MA_DQS_L[8] MA_CHECK[7] VSS MA_RESET_L MA1_CKE[0] MA_ADD[11] MA_ADD[5] MA_CLK_H[1] MA_CLK_L[1] MA_PAROUT MA_BANK[1] MA0_CS_L[0] MA1_ODT[0] MA_ADD_17 VSS MA_DATA[38] VSS MA_DATA[41] MA_DQS_L[5] VSS MA_DATA[43] VSS VSS MB_DATA[55] MB_DATA[54]
] _S3 _S3 _S3 _S3 _S3 _S3 ]

MA_DQS_H[8 VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM MA_RAS_L_A VDDIO_MEM VDDIO_MEM MB_DQS_H[6
34 MB_DATA[23] MB_DATA[18] VSS VSS MA_CHECK[5] VSS MA_DM[8] VSS RSVD MA1_CKE[1] MA_ALERT_L MA_ADD[7] MA_CLK_H[0] MA_CLK_L[0] MA1_CS_L[0] MA1_CS_L[1] MA1_ODT[1] MA_DATA[32] MA_DQS_L[4] RSVD MA_DATA[35] MA_DATA[40] VSS MA_DATA[46] VSS VSS MB_DQS_L[6] VSS
] _S3 _S3 _S3 _S3 _S3 _S3 DD[16] _S3 _S3 ]

VDDIO_MEM VDDIO_MEM VDDIO_MEM MB_ZVDDIO_ MA_WE_L_A VDDIO_MEM VDDIO_MEM VDDIO_MEM

35 MB_DATA[28] VSS MB_DATA[19] VSS VSS VSS VSS VSS VSS MB_RESET_L MA_ACT_L MA_ADD[12] RSVD MA_ADD[2] MA_CLK_H[2] MA_EVENT_L MA_BANK[0] MA0_ODT[0] MA0_CS_L[1] RSVD VSS VSS VSS VSS VSS VSS VSS MB_DM[6] MB_DATA[49] VSS MB_DATA[48]
_S3 _S3 _S3 MEM_S3 DD[14] _S3 _S3 _S3

VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM MB_RAS_L_A VDDIO_MEM MB_CAS_L_A

36 VSS MB_DATA[24] MB_DATA[29] VSS MB_DATA[25] MB_CHECK[1] VSS MB_CHECK[6] RSVD MB1_CKE[1] MB_BG[0] MB_ADD[9] MB_ADD[6] MB_ADD[1] MA_CLK_L[2] MB_CLK_L[2] MA_ADD[10] MB_ADD[0] MB1_CS_L[1] MB0_ODT[1] VSS MB_DATA[37] VSS MB_DQS_L[4] MB_DATA[34] VSS MB_DATA[40] MB_DATA[46] VSS MB_DATA[52] MB_DATA[53]
_S3 _S3 _S3 _S3 _S3 DD[16] _S3 DD[15]

MB_DQS_H[3 VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM MB_DQS_H[4

37 MB_DQS_L[3] VSS MB_DM[3] MB_CHECK[4] VSS MB_DQS_L[8] MB_CHECK[7] VSS MB0_CKE[1] MB0_CKE[0] MB_ALERT_L MB_ADD[11] MB_ADD[4] MB_ADD[2] MB_CLK_H[2] RSVD MB_BANK[1] MB0_CS_L[0] MB1_ODT[0] MB_ADD_17 MA_ZVSS VSS MB_DATA[33] VSS MB_DATA[44] MB_DATA[41] VSS MB_DATA[42] MB_DATA[43] VSS
] _S3 _S3 _S3 _S3 _S3 _S3 _S3 ]

MB_DQS_H[8 VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM MB_DQS_H[5

38 MB_DATA[30] MB_DATA[31] MB_DATA[27] VSS MB_CHECK[0] VSS RSVD RSVD MB_ACT_L MB_ADD[12] MB_ADD[8] MB_ADD[3] MB_CLK_H[1] MB_CLK_L[1] MB_CLK_H[3] MB_EVENT_L MB_PAROUT MB_BANK[0] MB1_CS_L[0] MB_ADD[13] MB1_ODT[1] VSS MB_DATA[36] MB_DM[4] VSS MB_DATA[39] MB_DATA[45] VSS MB_DATA[47] VSS
] _S3 _S3 _S3 _S3 _S3 ]

VDDIO_MEM VDDIO_MEM VDDIO_MEM VDDIO_MEM MA_ZVDDIO_ VDDIO_MEM MB_WE_L_A VDDIO_MEM VDDIO_MEM

39 MB_DATA[26] VSS MB_CHECK[5] MB_DM[8] VSS MB_CHECK[2] MB_CHECK[3] MB1_CKE[0] MB_BG[1] MB_ADD[7] MB_ADD[5] MB_CLK_H[0] MB_CLK_L[0] MB_CLK_L[3] MB_ADD[10] MB0_ODT[0] MB0_CS_L[1] MB_ZVSS MB_DATA[32] VSS MB_DATA[38] MB_DATA[35] VSS MB_DM[5] MB_DQS_L[5] VSS
_S3 _S3 _S3 _S3 MEM_S3 _S3 DD[14] _S3 _S3