Flip-flop

Origem: Wikipdia, a enciclopdia livre.

Multivibrador biestvel (R1, R2 = 1 k, R3, R4 = 10 k). Em eletrnica e circuitos digitais, o flip-flop ou multivibrador biestvel um circuito digital pulsado capaz de servir como uma memria de um bit. Um flip-flop tipicamente inclui zero, um ou dois sinais de entrada, um sinal de clock, e um sinal de sada, apesar de muitos flip-flops comerciais proverem adicionalmente o complemento do sinal de sada. Alguns flip-flops tambm incluem um sinal da entrada clear, que limpa a sada atual. Como os flip-flops so implementados na forma de circuitos integrados, eles tambm necessitam de conexes de alimentao. A pulsao ou mudana no sinal do clock faz com que o flip-flop mude ou retenha seu sinal de sada, baseado nos valores dos sinais de entrada e na equao carecterstica do flip-flop. De forma geral podemos representar o flip-flop como um bloco onde temos 2 sadas: Q e Q', entrada para as variveis e uma entrada de controle (Clock). A sada Q ser a principal do bloco. Este dispositivo possui basicamente dois estados de sada. Para o flip-flop assumir um destes estados necessrio que haja uma combinao das variveis e do pulso de controle (Clock). Aps este pulso, o flip-flop permanecer neste estado at a chegada de um novo pulso de clock e, ento, de acordo com as variveis de entrada, mudar ou no de estado. Quatro tipos de flip-flops possuem 8 aplicaes comuns em sistemas de clock nosequencial: flip-flop T ("toggle"), flip-flop S-R ("set-reset"), flip-flop J-K e o flip-flop D ("delay").O comportamento de um flip-flop descrito por sua equao caracterstica, que prev a "prxima" (aps o prximo pulso de clock) sada, , em termos dos sinais de entrada e/ou da sada atual, . O primeiro flip-flop eletrnico foi inventado em 1919 por William Eccles e F. W. Jordan. Ele foi inicialmente chamado de circuito de disparo Eccles-Jordan. O nome flip-flop posterior descreve o som que produzido em um alto-falante conectado a uma sada de um amplificador durante o processo de chaveamento do circuito.[carece de fontes?]

Flip-flop T

Se a entrada T estiver em estado alto, o flip-flop T (toggle) inverte seu estado sempre que a entrada de clock sofrer uma modificao. Se a entrada T foi baixa, o flip-flop mantm o valor do seu estado. Seu comportamento descrito pela seguinte equao caracterstica:

O smbolo do flip-flop T, onde > a entrada de clock, T a entrada de toggle e Q informao de sada armazenada. (expandindo o operador XOR) e pela tabela verdade1 : T Q Q* 0 0 0 1 1 0 0 1 1 1 0 1 Q* Estado seguinte do Q

Flip-flop RS Sincrono[editar]

Diagrama de tempos de um flip-flop SR Um flip-flop S-R Sincrono depende da habilitao de suas entradas por um sinal de clock para que essas possam alterar o estado do mesmo. Este sinal pode operar de duas

formas: mantendo as entradas ativas durante todo o perodo do pulso ou apenas no instante da mudana de estado do sinal de clock. Essas duas formas de operao podem ser denominadas como modo clocked e modo triggered, respectivamente. O flip-flop "set/reset" ativa (set, muda sua sada para o nvel lgico 1, ou retm se este j estiver em 1) se a entrada S ("set") estiver em 1 e a entrada R ("reset") estiver em 0 quando o clock for mudado. O flip-flop desativa (reset, muda sua sada para o nvel lgico 0, ou a mantm se esta j estiver em 0) se a entrada R ("reset") estiver em 1 e a entrada S ("set") estiver em 0 quando o clock estiver habilitado. Se ambas as entradas estiverem em 0 quando o clock for mudado, a sada no se modifica. Se, entretanto, ambas as entradas estiverem em 1 quando o clock estiver habilitado, nenhum comportamento particular garantido. Isto comumente escrito na forma de uma "tabela verdade" Q Q* S R 0 0 0 1 1 0 1 1 0 X 1 0 0 1 X 0

Q* Estado seguinte do Q

Estrutura de um Flip-Flop S-R Exemplo com a tabela verdade mostrando o estado anterior: S R Qant Qfim Qfim* DESCRICAO 0 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 0 1 1 1 1 0 1 1 0 0 1 Fixa Qfim = Qant Fixa Qfim = Qant Fixa Qfim = 0 Fixa Qfim = 0 Fixa Qfim = 1 Fixa Qfim = 1 No Permitido

1 1

No Permitido

Legenda: S (Set), R (Reset), Qant (Estado anterior da sada Q), Qfim (Estado em que a sada deve assumir "estado futuro" aps a aplicao das entradas), Qfim* (Qfim Linha)

Flip-flop J-K[editar]

Diagrama de tempos do flip-flop J-K O flip-flop J-K aprimora o funcionamento do flip-flop R-S interpretando a condio S = R = 1 como um comando de inverso. Especificamente, a combinao J = 1, K = 0 um comando para ativar (set) a sada do flip-flop; a combinao J = 0, K = 1 um comando para desativar (reset) a sada do flip-flop; e a combinao J = K = 1 um comando para inverter o flip-flop, trocando o sinal de sada pelo seu complemento. Fazendo J = K o flip-flop J-K se torna um flip-flop T(Toggle).

O smbolo do flip-flop J-K, onde > a entrada de clock, J e K so as entradas de dados, Q a sada de dados armazenada e Q' o complemento de Q. A equao caracterstica do flip-flop J-K :

e sua tabela verdade : Operao do Flip Flop JK Tabela Verdade J K Qprx Comentrio 0 0 Qanterior mantm (hold)

01 0 reseta 10 1 seta 1 1 Qanterior alterna (Toggle) Q* Estado anterior do Q O flip-flop J-K recebeu este nome em homenagem a Jack Kilby, o homem que inventou o circuito integrado, em 1958, pelo qual ele recebeu o prmio Nobel em Fsica no ano 2000. "Jump-kill", tambm utilizado como analogia a "set-reset".

Flip-flop D (Data)[editar]
O flip-flop D ("data" ou dado, pois armazena o bit de entrada) possui uma entrada, que ligada diretamente sada quando o clock mudado. Independentemente do valor atual da sada, ele ir assumir o valor 1 se D = 1 quando o clock for mudado ou o valor 0 se D = 0 quando o clock for mudado. Este flip-flop pode ser interpretado como uma linha de atraso primitiva ou um hold de ordem zero, visto que a informao colocada na sada um ciclo depois de ela ter chegado na entrada.

O smbolo esquemtico de um flip-flop D, onde > a entrada de clock, D a entrada de dados e Q a sada de dados. A equao caracterstica do flip-flop D :

A sua tabela verdade : D Q Q* 0 0 0 0 1 0 1 0 1 1 1 1 Q* Estado posterior do Q O flip-flop pode ser utilizado para armazenar um bit, ou um digito binrio de informao. A informao armazenada em um conjunto de flip-flops pode representar o

estado de um seqenciador, o valor de um contador, um caractere ASCII em uma memria de um computador ou qualquer outra parte de uma informao. Um uso a construo de mquinas de estado finito a partir da lgica eletrnica. O flipflop lembra o estado anterior de mquina, e a lgica digital utiliza este estado para calcular o prximo estado. O flip-flop "T" til para contagens. Sinais repetidos entrada de clock faro com que o flip-flop mude seu estado a cada transio de nvel alto-para-baixo da entrada de clock, se sua entrada T for "1", a sada de um flip-flop pode ser ligada entrada clock de um segundo flip-flop e assim por diante. A sada final do circuito, considerada com o conjunto de todas as sadas dos flip-flops individuais, uma contagem, em sistema binrio, do nmero de ciclos da primeira entrada de clock, at um limite mximo de 2n1, onde n o nmero de flip-flops utilizados no circuito. Um dos problemas com este tipo de contador (chamado de contador de ripple ou contador de pulsos) que a sada brevemente invlida conforme ocorre a mudana de pulso atravs da lgica. Existem duas solues para este problema. A primeira retirar uma amostra da sada apenas quando a mesma for vlida. A segunda, mais utilizada, utilizar um tipo diferente de contador chamado de contador sncrono. Este utiliza uma lgica mais complexa para garantir que as sadas do contador mudem todas a um mesmo perodo previsvel. Diviso de frequncia: uma "corrente" de flip-flops "T" utilizados da maneira descrita acima ir funcionar de modo a dividir a frequncia da entrada por 2n na sada do ltimo flip-flop, aonde n o nmero de flip-flops utilizados entre a entrada e a sada. Os registradores podem ser utilizados para armazenar dados nos computadores. Um flip-flop "D" pode representar um dgito de um nmero binrio. A unidade de controle do computador envia o sinal de clock no momento certo para poder capturar estes dados. Pela famlia CMOS o flip-flop D representado pelo integrado 4013 na srie 4000 e pelos integrados verso HC da srie 74XX.

Temporizao e metaestabilidade[editar]
Um flip-flop em combinao com um Schmitt Trigger pode ser utilizado para a implementao de um arbitro em circuitos assncronos. Os flip-flop com clock esto predispotos a um problema chamado de metaestabilidade, que ocorre quando um dado ou uma entrada de controle est mudando no momento do pulso de clock. O resultado que a sada pode se comportar imprevisivelmente, levando muito tempo mais que o seu normal para se estabilizar no seu estado correto, ou mesmo oscilando uma srie de vezes antes de se estabilizar.Gerando por exemplo a queima de um equipamento dentro de um sistema de um computador, isto pode levar a uma corrupo dos dados ou travamento. Em muitos casos, a metaestabilidade nos flip-flops pode ser evitada garantindo-se que as entradas de dados e controle sejam mantidas constantes para perodos especificados

antes e aps o pulso de clock, este perodos so chamados de tempo de setup (tsu) e tempo de hold (th) respectivamente. Estes tempos so especificados na documentao (data sheet) do dispositivos, e so tipicamente entre alguns nanosegundos e algumas centenas de picosegundos nos dispositivos modernos. Infelizmente, no sempre possvel atingir os critrios de setup e hold, pois o flip-flop pode estar conectado a um sinal em tempo real que pode mudar a qualquer momento, fora do controle do projetista. Neste caso, o melhor que se pode fazer e reduzir a probabilidade de erro a um certo nvel, dependendo da fidelidade requerida do circuito. Uma tcnica para reduzir a metaestabilidade conectar-se dois ou mais flip-flops em uma corrente, de modo que a sada de um alimenta a entrada de dados do outro, e todos os dispositivos compartilham um clock comum. Com este mtodo, a probabilidade de um evento metaestvel pode ser reduzida a um valor desprezvel, mas nunca a zero. Existem flip-flop com metaestabilidade reduzida, os quais trabalham reduzindo os tempos de setup e hold o mximo possvel, porm mesmo estes no podem eliminar o problema completamente. Isto ocorre porque a metaestabilidade mais que uma consequncia do projeto do circuito. Quando as transies no clock e nos dados esto em um intervalo de tempo prximo, o flip-flop forado a escolher qual dos eventos ocorrer primeiro. Entretanto devido s altas velocidades de processamento, existe sempre a possibilidade de que os eventos da entrada estejam to prximos que ele no possa detectar qual ocorreu primeiro. Desta forma logicamente impossvel construir um flip-flop totalmente livre de metaestabilidade. Outro valor importante para um flip-flop o atraso de clock-a-sada (clock-to-output delay, o smbolo comum tCO) ou atraso de propagao (tP), que o tempo que o flipflop leva para mudar a sua sada aps o sinal de clock. O tempo de uma transio de alto-para-baixo (high-to-low transition, tPHL) algumas vezes diferente do tempo de uma transio de baixo-para-alto (low-to-high transition, tPLH). Quando se conectam flip-flop em uma corrente, importante se assegurar que o tCO do primeiro flip-flop maior que o tempo de hold (hold time, tH) do segundo flip-flop, caso contrrio o segundo flip-flop no ir receber os dados confiavelmente. A relao entre tCO e tH normalmente garantida se ambos os flip-flops so do mesmo tipo.

Circuitos integrados de Flip-Flops[editar]

Referncias
1. MANO, M. Morris; Kime, Charles R.. Logic and Computer Design Fundamentals, 3rd Edition. Upper Saddle River, NJ, USA: Pearson Education International, 2004. pg283 p. ISBN 0-13-1911651

Ligaes externas[editar]

O Commons possui multimdias sobre Flip-flop

Summary of flip-flop types (em ingls) Another summary of flip-flop types (em ingls) Explanation of How Flip Flops Work with Logic Gate Diagrams (em ingls) Eletrnica digital II (em portugus