Circuitos Sequenciais - Flip Flops

João E. Costa 1, Vitor H. Pereira 1, José K. Conceição 1, Heris L. de Lima 1,

Wanderson Moreira 1, Claudio I. de Moura 1, Uemerson C. Dos Santos 1

1
Engenharia Elétrica – Faculdade Metropolitana de Marabá
Rodovia 230, S/N - Km 5 - Nova Marabá, Marabá - PA, 68502-700

eduardoprcosta@gmail.com, vitor-tuc16@hotmail.com,
sousakledson@gmail.com, herislimalima@gmail.com,
wanderson@gmail.com, claudio@gmail.com, uemerson@gmail.com

Abstract. Along with the concept of what Flip-Flops are, we must also keep in
mind the concept of sequential logic. In simple but clear way, circuits sequences
are those that have the outputs dependent on input variables and / or their previ-
ous states that remain stored and operating under the command of a sequence
of clocks. Bacl to the subject, we have in its circuit its input variables, an input
for the clock and two outputs, usually called Q and Q’. When we talk about
clocks and circuit sequences, we have to understand only a very simple concept,
that the outputs change according to the input only when we give a clock pulse.
Flip-Flops are logical sequence circuits developed for numerous applications,
such as the control of some industrial production, where we have several inputs
that must work according to a certain logic so that production can be optimized
and never stop.

Resumo. Junto com o conceito do que são Flip-Flops, temos que também ter
em mente o conceito de lógica seqüencial. De maneira simples, porém clara,
circuitos seqüências são aqueles que tem as saídas dependentes das variáveis
de entrada e/ou de seus estados anteriores que permanecem armazenados e
que operam sob o comando de uma seqüência de pulsos (clocks). Voltando aos
Flip-Flops, temos em seu circuito suas variáveis de entrada, uma entrada para o
clock e duas saídas, normalmente denominadas com Q e Q’. Quando falamos
de clocks e circuitos seqüências, temos que entender apenas um conceito muito
simples, que as saídas se alteram de acordo com a entrada apenas quando damos
um pulso no clock. Os Flip-Flops são circuitos seqüências lógicos desenvolvidos
para inúmeras aplicações, como por exemplo o controle de alguma produção
industrial, onde temos varias entradas que devem funcionar de acordo com um
determinada lógica para que a produção possa ser otimizada e nunca parar.
1. Circuito Sequencial Flip Flop

1.1. Introdução a Circuito Seqüencial

Na lógica combinacional, as células básicas para a construção do circuitos são as

portas lógicas, já na lógica seqüencial, as células básicas são os circuitos biestáveis ou
chamados flip-flops.

São amplamente utilizados por causa de sua característica de “memória”. O flip-

flop pode ser utilizado para armazenar um bit, ou um digito binário. A informação
armazenada em um conjunto de flip-flops pode representar o valor de um contador, um
caractere ASCII em uma memória de um computador ou qualquer outra parte de uma
informação.

O flip-flop lembra o estado anterior de máquina, e a lógica digital utiliza este es-
tado para calcular o próximo estado.

Um flip-flop tipicamente inclui zero, um ou dois sinais de entrada, um sinal de

clock, e um sinal de saída, apesar de muitos flip-flops comerciais proverem adicionalmente
o complemento do sinal de saída. Alguns flip-flops também incluem um sinal da entrada
clear, que limpa a saída atual. Como os flip-flops são implementados na forma de circuitos
integrados, eles também necessitam de conexões de alimentação. A pulsação ou mudança
no sinal do clock faz com que o flip-flop mude ou retenha seu sinal de saída, baseado nos
valores dos sinais de entrada e na a não existe equação característica do flip-flop.

De forma geral podemos representar o flip-flop como um bloco onde temos 2 saí-
das: “Q” e “Q”’ (Q linha), entrada para as variáveis e uma entrada de controle (Clock). A
saída Q será a principal do bloco.

Este dispositivo possui basicamente dois estados de saída. Para o flip-flop assu-
mir um destes estados é necessário que haja uma combinação das variáveis e do pulso de
controle (Clock). Após este pulso, o flip-flop permanecerá neste estado até a chegada de
um novo pulso de clock e, então, de acordo com as variáveis de entrada, mudará ou não de
estado.

Quatro tipos de flip-flops possuem aplicações comuns em sistemas de clock seqüencial:

estes são chamados o flip-flop T (“toggle”), o flip-flop S-R (“set-reset”), o flip-flop J-K e o
flip-flop D (“delay”)
O comportamento de um flip-flop é descrito por sua equação característica, que
prevê a “próxima” (após o próximo pulso de clock) saída, Qnext, em termos dos sinais de
entrada e/ou da saída atual, Q.

O primeiro flip-flop eletrônico foi inventado em 1919 por William Eccles e F. W.

Jordan (Radio Review Dez 1919 páginas 143 em diante). Ele foi inicialmente chamado
de circuito de disparo Eccles-Jordan. O nome flip-flop posterior descreve o som que
é produzido em um alto-falante conectado a uma saída de um amplificador durante o
processo de chaveamento do circuito.

2. Tipos de Flip-Flops

2.1. Flip-Flop tipo SR

Um flip-flop RS é um biestável basico porque dele se derivam os demais tipos.

O flip-flop “set/reset” ativa (set, muda sua saída para o nível lógico 1, ou retém
se este já estiver em 1) se a entrada S (“set”) estiver em 1 e a entrada R (“reset”) estiver em
0 quando o clock for mudado.

O flip-flop desativa (reset, muda sua saída para o nível lógico 0, ou a mantém se
esta já estiver em 0) se a entrada R (“reset”) estiver em 1 e a entrada S (“set”) estiver em 0
quando o clock estiver habilitado.

Se ambas as entradas estiverem em 0 quando o clock for mudado, a saída não se

modifica. Se, entretanto, ambas as entradas estiverem em 1 quando o clock estiver
habilitado, nenhum comportamento particular é garantido.
 Figura 1. Estrutura de um Flip-Flop RS

Onde:
S(Set) é a entrada que posiciona a saida
Q em nivel 1. R(Reset) é a entrada que posiciona a saida Q em nivel 0.
Q representa o seinal de saida do flip-flop.
Q/ representa o complemeto do sinal de saida do flip-flop.

Tabela 1. Tabela Verdade

S R Q

0 0 Qa

0 1 0

1 0 1

1 1 *não permitido

*Quando se diz não permitido,significa que se for aplicado nivel lógico 1 em R e S,

as saida Q e Q/ terão nivel 1. Veridico, porém contraditorio!

2.2. Flip-Flop tipo JK

O flip-flop J-K aprimora o funcionamento do flip-flop RS interpretando a condição

S = R = 1 como um comando de inversão.

Especificamente, a combinação J = 1, K = 0 é um comando para ativar (set) a

saída do flip-flo. A combinação J = 0, K = 1 é um comando para desativar (reset) a saída
do flip-flop; e a combinação J = K = 1 é um comando para inverter o flip-flop, trocando o
sinal de saída pelo seu complemento. Fazendo J = K o flip-flop J-K se torna um flip-flop T.
Estrutura de Um Flip-Flop JK

Figura 2. Equação Característica do Flip Flop JK

Figura 3. Estrutura de um Flip Flop JK

Onde:
> é a entrada de clock
J e K são as entradas de dados
Q representa o sinal de saída do flip-flop.
Q/ representa o complemento do sinal de saída do flip-flop.
Q* é o próximo estado do Q

Tabela 2. Tabela Verdade

J K Q Q*

0 X 0 0

1 X 0 1

X 1 1 0

X 0 1 1

2.3. Flip-Flop tipo D

O flip-flop D (“data” ou dado, pois armazena o bit de entrada) possui uma entrada,
que é ligada diretamente à saída quando o clock é mudado. Independentemente do valor
atual da saída, ele irá assumir o valor 1 se D = 1 quando o clock for mudado ou o valor 0
se D = 0 quando o clock for mudado.
Este flip-flop pode ser interpretado como uma linha de atraso primitiva ou um hold
de ordem zero, visto que a informação é colocada na saída um ciclo depois de ela ter
chegado na entrada.

Figura 4. Equação Característica do Flip-Flop Tipo D

Figura 5. Estrutura de um Flip-Flop D

Onde:
> é a entrada de clock
D é as entradas de dados
Q representa o sinal de saída do flip-flop.
Q* é o próximo estado do Q

Tabela 3. Tabela Verdade

D Q Q*

0 X 0

1 X 1

2.4. Flip-Flop tipo T

Se a entrada T estiver em estado lógico alto, o flip-flop T (“toggle”) muda o estado

da saída sempre que a entrada de clock sofrer uma modificação. Se a entrada T foi baixa, o
flip-flop mantém o valor anterior da saída.

Figura 6. Equação Característica de um Flip-Flop T

Figura 7. Estrutura de um Flip-Flop T

 Onde:
> é a entrada de clock
T é as entrada toggle
Q representa o sinal de saída do flip-flop.
Q* é o próximo estado do Q

Tabela 4. Tabela Verdade

T Q Q*

0 0 0

0 1 1

1 0 1

1 1 0

3. Temporização e metaestabilidade

Um flip-flop em combinação com um Schmitt Trigger pode ser utilizado para a

implementação de um arbitro em circuitos assíncronos.
Os flip-flop com clock estão predispotos a um problema chamado de metaestabili-
dade, que ocorre quando um dado ou uma entrada de controle está mudando no momento
do pulso de clock. O resultado é que a saída pode se comportar imprevisivelmente, levando
muito tempo mais que o seu normal para se estabilizar no seu estado correto, ou mesmo
oscilando uma série de vezes antes de se estabilizar. Gerando por exemplo a queima de um
equipamento dentro de um sistema de um computador, isto pode levar a uma corrupção
dos dados ou travamento.
Em muitos casos, a metaestabilidade nos flip-flops pode ser evitada garantindo-se
que as entradas de dados e controle sejam mantidas constantes para períodos especificados
antes e após o pulso de clock, este períodos são chamados de tempo de setup (tsu) e tempo
de hold (th) respectivamente. Estes tempos são especificados na documentação (data
sheet) do dispositivos, e são tipicamente entre alguns nanosegundos e algumas centenas
de picosegundos nos dispositivos modernos.
Infelizmente, não é sempre possível atingir os critérios de setup e hold, pois o
flip-flop pode estar conectado a um sinal em tempo real que pode mudar a qualquer
momento, fora do controle do projetista. Neste caso, o melhor que se pode fazer e reduzir
a probabilidade de erro a um certo nível, dependendo da fidelidade requerida do circuito.
Uma técnica para reduzir a metaestabilidade é conectar-se dois ou mais flip-flops em uma
corrente, de modo que a saída de um alimenta a entrada de dados do outro, e todos os
dispositivos compartilham um clock comum. Com este método, a probabilidade de um
evento metaestável pode ser reduzida a um valor desprezível, mas nunca a zero.
Existem flip-flop com metaestabilidade reduzida, os quais trabalham reduzindo os
tempos de setup e hold o máximo possível, porém mesmo estes não podem eliminar o pro-
blema completamente. Isto ocorre porque a metaestabilidade é mais que uma consequência
do projeto do circuito. Quando as transições no clock e nos dados estão em um intervalo
de tempo próximo, o flip-flop é forçado a escolher qual dos eventos ocorrerá primeiro.
Entretanto devido às altas velocidades de processamento, existe sempre a possibilidade de
que os eventos da entrada estejam tão próximos que ele não possa detectar qual ocorreu
primeiro. Desta forma é logicamente impossível construir um flip-flop totalmente livre de
metaestabilidade.
Outro valor importante para um flip-flop é o atraso de clock-a-saída (clock-to-
output delay, o símbolo comum é tCO) ou atraso de propagação (tP), que é o tempo que o
flip-flop leva para mudar a sua saída após o sinal de clock. O tempo de uma transição de
alto-para-baixo (high-to-low transition, tPHL) é algumas vezes diferente do tempo de uma
transição de baixo-para-alto (low-to-high transition, tPLH).
Quando se conectam flip-flop em uma corrente, é importante se assegurar que o
tCO do primeiro flip-flop é maior que o tempo de hold (hold time, tH) do segundo flip-flop,
caso contrário o segundo flip-flop não irá receber os dados confiavelmente. A relação entre
tCO e tH é normalmente garantida se ambos os flip-flops são do mesmo tipo.

4. Referências
Flip-Flop Sistemas Digitais. Disponível em https://sistemasdigitais.wordexpress.c
om/2010/05/31/flip-flop/. Último acesso em: 11/05/2018.
Mano, M. Morris; Kime, Charles R. (2004). Logic and Computer Design Fun-
damentals, 3rd Edition. Upper Saddle River, NJ, USA: Pearson Education International.
pp. pg283. ISBN 0-13-1911651